Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020113697 - CHIP-EMBEDDED CIRCUIT BOARD, COMBINED SENSOR, AND ELECTRONIC DEVICE

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067  

权利要求书

1   2   3   4   5   6   7   8   9   10  

附图

1   2   3  

说明书

发明名称 : 芯片内置电路板、组合传感器及电子设备

技术领域

[0001]
本发明涉及传感器技术领域,特别涉及一种芯片内置电路板、应用该芯片内置电路板的组合传感器及应用该组合传感器的电子设备。

背景技术

[0002]
传感器作为检测器件,已普遍应用在手机、笔记本电脑、平板电脑以及穿戴设备之中。近年来,随着科技的快速发展,微机电系统(MEMS,Micro-Electro-Mechanical System)应运而生。基于微机电系统(MEMS)技术,将多个传感器集成封装在一起,使其同时工作,以实现多个功能,也逐渐成为行业内的主流研究方向。在这之中,为了节省空间,普遍会采用芯片内置电路板,即将多个传感器的ASIC(Application Specific Integrated Circuit,专用集成电路)芯片采用埋入的方式预先封装于基体电路板中,之后再与多个MEMS芯片进行封装,以得到组合传感器。但是,由于基体电路板体积较小,封装后相邻两ASIC芯片之间间距较小,彼此之间容易产生电磁干扰,致使产品性能降低。
[0003]
发明内容
[0004]
本发明的主要目的是提供一种芯片内置电路板,旨在减弱芯片内置电路板中相邻两芯片之间的电磁干扰。
[0005]
为实现上述目的,本发明提出的芯片内置电路板包括基体电路板、第一ASIC芯片及第二ASIC芯片,所述第一ASIC芯片和所述第二ASIC芯片间隔地设于所述基体电路板中,所述基体电路板于所述第一ASIC芯片和所述第二ASIC芯片之间开设有抗干扰孔。
[0006]
在本发明一实施例中,定义所述抗干扰孔距所述第一ASIC芯片的距离为L1,0.1mm≤L1≤0.5mm。
[0007]
在本发明一实施例中,定义所述抗干扰孔距所述第二ASIC芯片的距离为L2,0.1mm≤L2≤0.5mm。
[0008]
在本发明一实施例中,定义所述抗干扰孔于所述第一ASIC芯片和所述第二ASIC芯片排列方向上的宽度为D,0.8mm≤D≤1mm。
[0009]
在本发明一实施例中,所述抗干扰孔的横截面的形状为圆形、椭圆形、正方形、长方形、菱形或平行四边形。
[0010]
在本发明一实施例中,所述抗干扰孔设有若干,若干所述抗干扰孔依次排列,所述第一ASIC芯片和所述第二ASIC芯片分别位于若干所述抗干扰孔排列方向的两侧。
[0011]
在本发明一实施例中,定义任意两相邻的所述抗干扰孔之间的距离中的最小值为d,0.5mm≤d≤1mm。
[0012]
在本发明一实施例中,所述抗干扰孔呈长条形设置,所述抗干扰孔的两端分别朝向所述基体电路板的两侧边延伸设置。
[0013]
本发明还提出一种组合传感器,包括:
[0014]
芯片内置电路板,所述芯片内置电路板包括基体电路板、第一ASIC芯片及第二ASIC芯片,所述第一ASIC芯片和所述第二ASIC芯片间隔地设于所述基体电路板中,所述基体电路板于所述第一ASIC芯片和所述第二ASIC芯片之间开设有抗干扰孔;
[0015]
第一MEMS芯片,设于所述芯片内置电路板的表面,并与所述第一ASIC芯片电性连接;
[0016]
第二MEMS芯片,设于所述芯片内置电路板的表面,并与所述第一MEMS芯片间隔设置,所述第二MEMS芯片与所述第二ASIC芯片电性连接;
[0017]
罩壳,所述罩壳罩设于所述芯片内置电路板的表面,所述第一MEMS芯片和所述第二MEMS芯片位于所述罩壳内。
[0018]
本发明还提出一种电子设备,该电子设备包括组合传感器,该组合传感器包括:
[0019]
芯片内置电路板,所述芯片内置电路板包括基体电路板、第一ASIC芯片及第二ASIC芯片,所述第一ASIC芯片和所述第二ASIC芯片间隔地设于所述基体电路板中,所述基体电路板于所述第一ASIC芯片和所述第二ASIC芯片之间开设有抗干扰孔;
[0020]
第一MEMS芯片,设于所述芯片内置电路板的表面,并与所述第一ASIC芯片电性连接;
[0021]
第二MEMS芯片,设于所述芯片内置电路板的表面,并与所述第一MEMS芯片间隔设置,所述第二MEMS芯片与所述第二ASIC芯片电性连接;
[0022]
罩壳,所述罩壳罩设于所述芯片内置电路板的表面,所述第一MEMS芯片和所述第二MEMS芯片位于所述罩壳内。
[0023]
本发明的技术方案,基体电路板的位于第一ASIC芯片和第二ASIC芯片之间的区域中开设有抗干扰孔,从而在第一ASIC芯片和第二ASIC芯片之间增加了“空气屏蔽区域”,该“空气屏蔽区域”可以有效地将第一ASIC芯片和第二ASIC芯片进行隔离,降低芯片间信号的串扰,即减弱芯片内置电路板中相邻两芯片之间的电磁干扰,进而较大程度地抑制电磁噪声,大大提高系统的抗干扰能力,提升应用有本发明芯片内置电路板的产品性能。

附图说明

[0024]
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
[0025]
图1为本发明组合传感器一实施例的结构示意图;
[0026]
图2为图1中组合传感器的芯片内置电路板的俯视图;
[0027]
图3为本发明芯片内置电路板另一实施例的俯视图。
[0028]
附图标号说明:
[0029]
[表0001]
标号 名称 标号 名称
100 组合传感器 17 抗干扰孔
10 芯片内置电路板 30 第一MEMS芯片
11 基体电路板 50 第二MEMS芯片
13 第一ASIC芯片 70 罩壳
15 第二ASIC芯片

[0030]
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。

具体实施方式

[0031]
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0032]
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
[0033]
另外,在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
[0034]
在本发明中,除非另有明确的规定和限定,术语“连接”、“固定”等应做广义理解,例如,“固定”可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
[0035]
另外,本发明各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
[0036]
本发明提出一种芯片内置电路板10,该芯片内置电路板10应用于组合传感器100之中,旨在减弱芯片内置电路板10中相邻两芯片之间的电磁干扰,提升应用有本发明芯片内置电路板10的产品性能。
[0037]
以下将就本发明芯片内置电路板10的具体结构进行说明,并以芯片内置电路板10水平放置为例进行介绍:
[0038]
如图1和图2所示,在本发明芯片内置电路板10一实施例中,该芯片内置电路板10包括基体电路板11、第一ASIC芯片13及第二ASIC芯片15,所述第一ASIC芯片13和所述第二ASIC芯片15间隔地设于所述基体电路板11中,所述基体电路板11于所述第一ASIC芯片13和所述第二ASIC芯片15之间开设有抗干扰孔17。
[0039]
本发明的技术方案,基体电路板11的位于第一ASIC芯片13和第二ASIC芯片15之间的区域中开设有抗干扰孔17,从而在第一ASIC芯片13和第二ASIC芯片15之间增加了“空气屏蔽区域”,该“空气屏蔽区域”可以有效地将第一ASIC芯片13和第二ASIC芯片15进行隔离,降低芯片间信号的串扰,即减弱芯片内置电路板10中相邻两芯片之间的电磁干扰,进而较大程度地抑制电磁噪声,大大提高系统的抗干扰能力,提升应用有本发明芯片内置电路板10的产品性能。
[0040]
具体地,该芯片内置电路板10可以是5层结构,也可以是其他多层结构,下面介绍芯片内置电路板10是5层结构的情况:芯片内置电路板10包 括最下层的第一绝缘层、覆盖在第一绝缘层上的第一导电层、覆盖在第一导电层上的第二绝缘层、覆盖在第二绝缘层上的第二导电层及覆盖在第二导电层上的第三绝缘层。此时,ASIC芯片预埋在第一导电层与第二绝缘层之间,或者预埋在第二导电层与第三绝缘层之间。进一步地,ASIC芯片可通过该芯片内置电路板10的走线布线(第一导电层或第二导电层)、外接导线、引脚等与其他器件进行连接(例如MEMS芯片等)。本实施例中,第一ASIC芯片13和第二ASIC芯片15水平间隔设置,抗干扰孔17开设于第一ASIC芯片13和第二ASIC芯片15之间的区域中,抗干扰孔17竖直设置并贯穿芯片内置电路板10的两板面。
[0041]
需要说明的是,所述抗干扰孔17的横截面的形状可以为圆形、椭圆形、正方形、长方形、菱形或平行四边形。其中,当抗干扰孔17的横截面的形状为圆形时,有利于工艺制作、应力的释放,残余应力更小,芯片内置电路板10的结构更加稳定、可靠。当然,在其他实施例中,抗干扰孔17的横截面的形状还可以为其他形状,例如梯形、正多边形、异形等。
[0042]
如图1和图2所示,在本发明芯片内置电路板10一实施例中,定义所述抗干扰孔17距所述第一ASIC芯片13的距离为L1,0.1mm≤L1≤0.5mm。此时,控制抗干扰孔17距第一ASIC芯片13的距离L1不低于0.1mm、且不高于0.5mm:
[0043]
L1不低于0.1mm,可避免抗干扰孔17过于接近第一ASIC芯片13,一方面可避免抗干扰孔17加工时对第一ASIC芯片13造成破坏,另一方面可避免由抗干扰孔17形成的“空气屏蔽区域”的隔离效果明显降低,保障“空气屏蔽区域”有效的隔离作用,保障芯片间信号的串扰被有效“屏蔽”,即保障芯片内置电路板10中相邻两芯片之间的电磁干扰被有效减弱。
[0044]
L1不超过0.5mm,则可避免抗干扰孔17过于远离第一ASIC芯片13,避免第一ASIC芯片13与第二ASIC芯片15间距过大,从而不利于芯片内置电路板10小型化、微型化。
[0045]
进一步地,定义所述抗干扰孔17距所述第二ASIC芯片15的距离为L2,0.1mm≤L2≤0.5mm。此时,控制抗干扰孔17距第二ASIC芯片15的距离L2不低于0.1mm、且不高于0.5mm:
[0046]
L2不低于0.1mm,可避免抗干扰孔17过于接近第二ASIC芯片15,一方面可避免抗干扰孔17加工时对第二ASIC芯片15造成破坏,另一方面可避免由抗干扰孔17形成的“空气屏蔽区域”的隔离效果明显降低,保障“空气屏蔽区域”有效的隔离作用,保障芯片间信号的串扰被有效“屏蔽”,即保障芯片内置电路板10中相邻两芯片之间的电磁干扰被有效减弱。
[0047]
L2不超过0.5mm,则可避免抗干扰孔17过于远离第二ASIC芯片15,避免第一ASIC芯片13与第二ASIC芯片15间距过大,从而不利于芯片内置电路板10小型化、微型化。
[0048]
如图1和图2所示,在本发明芯片内置电路板10一实施例中,定义所述抗干扰孔17于所述第一ASIC芯片13和所述第二ASIC芯片15排列方向上的宽度为D,0.8mm≤D≤1mm。此时,控制抗干扰孔17于第一ASIC芯片13和第二ASIC芯片15排列方向上的宽度D不低于0.8mm、且不高于1mm:
[0049]
D不低于0.8mm,可避免抗干扰孔17于第一ASIC芯片13和第二ASIC芯片15排列方向上的宽度D过低,这样,一方面可避免抗干扰孔17加工困难,另一方面可避免由抗干扰孔17形成的“空气屏蔽区域”的隔离效果明显降低,保障“空气屏蔽区域”有效的隔离作用,保障芯片间信号的串扰被有效“屏蔽”,即保障芯片内置电路板10中相邻两芯片之间的电磁干扰被有效减弱。
[0050]
D不超过1mm,则可避免抗干扰孔17于第一ASIC芯片13和第二ASIC芯片15排列方向上的宽度D过大,避免第一ASIC芯片13与第二ASIC芯片15间距过大,从而不利于芯片内置电路板10小型化、微型化。
[0051]
如图1和图2所示,在本发明芯片内置电路板10一实施例中,所述抗干扰孔17设有若干,若干所述抗干扰孔17依次排列,所述第一ASIC芯片13和所述第二ASIC芯片15分别位于若干所述抗干扰孔17排列方向的两侧。
[0052]
本实施例中,若干抗干扰孔17呈直线排列,并且,该排列的直线与第一ASIC芯片13和第二ASIC芯片15的排列方向垂直设置。即,若干抗干扰孔17组成的单排阵列横亘于第一ASIC芯片13和第二ASIC芯片15之 间,第一ASIC芯片13和第二ASIC芯片15分别位于单排阵列的两侧(左侧和右侧)。
[0053]
这样,第一ASIC芯片13和第二ASIC芯片15之间的“空气屏蔽区域”得以增多,第一ASIC芯片13和第二ASIC芯片15的隔离效果得以增强,芯片间信号的串扰进一步得以降低,即进一步减弱了芯片内置电路板10中相邻两芯片之间的电磁干扰,进而更大程度地抑制了电磁噪声,提高了系统的抗干扰能力,提升了应用有本发明芯片内置电路板10的产品性能。
[0054]
如图1和图2所示,在本发明芯片内置电路板10一实施例中,定义任意两相邻的所述抗干扰孔17之间的距离中的最小值为d,0.5mm≤d≤1mm。此时,控制任意两相邻的抗干扰孔17之间的距离中的最小值d不低于0.5mm、且不高于1mm:
[0055]
d不低于0.5mm,可避免两相邻的抗干扰孔17过于接近,这样,既可保障“空气屏蔽区域”对第一ASIC芯片13和第二ASIC芯片15有效的隔离作用,保障芯片间信号的串扰被有效“屏蔽”,即保障芯片内置电路板10中相邻两芯片之间的电磁干扰被有效减弱;同时,两相邻的抗干扰孔17之间还留有适宜走线布线的空间,从而不会过于影响芯片内置电路板10的走线布线。
[0056]
d不超过1mm,则可避免两相邻的“空气屏蔽区域”过大而造成的隔离效果明显降低,从而保障“空气屏蔽区域”有效的隔离作用,保障芯片间信号的串扰被有效“屏蔽”,即保障芯片内置电路板10中相邻两芯片之间的电磁干扰被有效减弱。
[0057]
如图3所示,在本发明芯片内置电路板10一实施例中,所述抗干扰孔17呈长条形设置,所述抗干扰孔17的两端分别朝向所述基体电路板11的两侧边延伸设置。
[0058]
本实施例的技术方案,基体电路板11的位于第一ASIC芯片13和第二ASIC芯片15之间的区域中开设有条形的抗干扰孔17,从而增加了第一ASIC芯片13和第二ASIC芯片15之间“空气屏蔽区域”的宽度(覆盖范围),使“空气屏蔽区域”对第一ASIC芯片13和第二ASIC芯片15的隔离 效果更加优异,芯片间信号的串扰得以进一步降低,即进一步减弱了芯片内置电路板10中相邻两芯片之间的电磁干扰,进而更大程度地抑制了电磁噪声,提高了系统的抗干扰能力,提升了应用有本发明芯片内置电路板10的产品性能。
[0059]
如图1和图2所示,本发明还提出一种组合传感器100,该组合传感器100包括:
[0060]
芯片内置电路板10,是如前所述的芯片内置电路板10;
[0061]
第一MEMS芯片30,设于所述芯片内置电路板10的表面,并与所述第一ASIC芯片13电性连接;
[0062]
第二MEMS芯片50,设于所述芯片内置电路板10的表面,并与所述第一MEMS芯片30间隔设置,所述第二MEMS芯片50与所述第二ASIC芯片15电性连接;
[0063]
罩壳70,所述罩壳70罩设于所述芯片内置电路板10的表面,所述第一MEMS芯片30和所述第二MEMS芯片50位于所述罩壳70内。
[0064]
所述芯片内置电路板10的具体结构参照前述实施例。由于本组合传感器100采用了前述所有实施例的全部技术方案,因此至少具有前述所有实施例的全部技术方案所带来的所有有益效果,在此不再一一赘述。
[0065]
具体地,第一MEMS芯片30和第二MEMS芯片50可通过胶黏剂固定于芯片内置电路板10的表面,并可通过外接导线、芯片引脚等分别与第一ASIC芯片13和第二ASIC芯片15电性连接。进一步地,第一MEMS芯片30可为气压传感器MEMS芯片,第二MEMS芯片50可为麦克风MEMS芯片,对应地,第一ASIC芯片13为气压传感器ASIC芯片,第二ASIC芯片15为麦克风ASIC芯片。此时,芯片内置电路板10还开设有连通罩壳内部空间的声孔,用于麦克风MEMS芯片对声波进行采集。
[0066]
本发明还提出一种电子设备,该电子设备包括如前所述的组合传感器100,该组合传感器100的具体结构参照前述实施例。由于本电子设备采用了前述所有实施例的全部技术方案,因此至少具有前述所有实施例的全部技术方案所带来的所有有益效果,在此不再一一赘述。
[0067]
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

权利要求书

[权利要求 1]
一种芯片内置电路板,其特征在于,包括基体电路板、第一ASIC芯片及第二ASIC芯片,所述第一ASIC芯片和所述第二ASIC芯片间隔地设于所述基体电路板中,所述基体电路板于所述第一ASIC芯片和所述第二ASIC芯片之间开设有抗干扰孔。
[权利要求 2]
如权利要求1所述的芯片内置电路板,其特征在于,定义所述抗干扰孔距所述第一ASIC芯片的距离为L1,0.1mm≤L1≤0.5mm。
[权利要求 3]
如权利要求2所述的芯片内置电路板,其特征在于,定义所述抗干扰孔距所述第二ASIC芯片的距离为L2,0.1mm≤L2≤0.5mm。
[权利要求 4]
如权利要求1所述的芯片内置电路板,其特征在于,定义所述抗干扰孔于所述第一ASIC芯片和所述第二ASIC芯片排列方向上的宽度为D,0.8mm≤D≤1mm。
[权利要求 5]
如权利要求1所述的芯片内置电路板,其特征在于,所述抗干扰孔的横截面的形状为圆形、椭圆形、正方形、长方形、菱形或平行四边形。
[权利要求 6]
如权利要求1至5中任一项所述的芯片内置电路板,其特征在于,所述抗干扰孔设有若干,若干所述抗干扰孔依次排列,所述第一ASIC芯片和所述第二ASIC芯片分别位于若干所述抗干扰孔排列方向的两侧。
[权利要求 7]
如权利要求6所述的芯片内置电路板,其特征在于,定义任意两相邻的所述抗干扰孔之间的距离中的最小值为d,0.5mm≤d≤1mm。
[权利要求 8]
如权利要求1至5中任一项所述的芯片内置电路板,其特征在于,所述抗干扰孔呈长条形设置,所述抗干扰孔的两端分别朝向所述基体电路板的两侧边延伸设置。
[权利要求 9]
一种组合传感器,其特征在于,包括: 芯片内置电路板,是如权利要求1至8中任一项所述的芯片内置电路板; 第一MEMS芯片,设于所述芯片内置电路板的表面,并与所述第一ASIC芯片电性连接; 第二MEMS芯片,设于所述芯片内置电路板的表面,并与所述第一MEMS芯片间隔设置,所述第二MEMS芯片与所述第二ASIC芯片电性连接; 罩壳,所述罩壳罩设于所述芯片内置电路板的表面,所述第一MEMS芯片和所述第二MEMS芯片位于所述罩壳内。
[权利要求 10]
一种电子设备,其特征在于,包括如权利要求9所述的组合传感器。

附图

[ 图 1]  
[ 图 2]  
[ 图 3]