Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020112260 - VIRTUALIZED SYNCHRONOUS ETHERNET INTERFACES

Publication Number WO/2020/112260
Publication Date 04.06.2020
International Application No. PCT/US2019/056032
International Filing Date 14.10.2019
IPC
H04L 12/40 2006.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12Data switching networks
28characterised by path configuration, e.g. LAN or WAN
40Bus networks
CPC
H04J 3/0658
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
JMULTIPLEX COMMUNICATION
3Time-division multiplex systems
02Details
06Synchronising arrangements
0635Clock or time synchronisation in a network
0638Clock or time synchronisation among nodes; Internode synchronisation
0658Clock or time synchronisation among packet nodes
H04L 12/40013
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12Data switching networks
28characterised by path configuration, e.g. local area networks [LAN], wide area networks [WAN]
40Bus networks
40006Architecture of a communication node
40013Details regarding a bus controller
H04L 7/0331
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7Arrangements for synchronising receiver with transmitter
02Speed or phase control by the received code signals, the signals containing no special synchronisation information
033using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
0331with a digital phase-locked loop [PLL] processing binay samples, e.g. add/subtract logic for correction of receiver clock
Applicants
  • CIENA CORPORATION [US]/[US]
Inventors
  • GAREAU, Sebastien
  • PERRAS, Daniel Claude
Agents
  • BARATTA, Lawrence A., Jr.
Priority Data
16/205,43530.11.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) VIRTUALIZED SYNCHRONOUS ETHERNET INTERFACES
(FR) INTERFACES ETHERNET SYNCHRONES VIRTUALISÉES
Abstract
(EN)
Virtualized Synchronous Ethernet systems and methods include, in a network element (300) supporting a plurality of slices (50, 52) over a common Ethernet physical (PHY) connection (206), determining a common PHY frequency (208); for a specific slice of the plurality of slices, obtaining a bit-level accurate count (Cn) over a accumulation window; and determining a client clock for the specific slice based on the common PHY frequency (208) and the bit- level accurate count (Cn). The systems and methods can include receiving the bit-level accurate count (Cn) from a second network element for synchronization therewith. The bit-level accurate count (Cn) over the given accumulation window can be determined utilizing accumulators (214, 216) and the client clock can be determined utilizing Digital Phase Lock Loops (DPLLs) (222, 224).
(FR)
Des systèmes et des procédés Ethernet synchrones virtualisés comprennent, dans un élément de réseau (300) prenant en charge une pluralité de tranches (50, 52) sur une connexion physique Ethernet (PHY) commune (206), la détermination d'une fréquence PHY commune (208 ) ; pour une tranche spécifique de la pluralité de tranches, l'obtention d'un comptage précis de niveau binaire (Cn) sur une fenêtre d'accumulation ; et la détermination d'une horloge client pour la tranche spécifique sur la base de la fréquence PHY commune (208) et du comptage précis de niveau binaire (Cn). Les systèmes et les procédés peuvent comprendre la réception du comptage précis de niveau binaire (Cn) à partir d'un second élément de réseau pour synchronisation avec celui-ci. Le comptage précis de niveau binaire (Cn) sur la fenêtre d'accumulation donnée peut être déterminé à l'aide d'accumulateurs (214, 216) et l'horloge client peut être déterminée à l'aide de boucles de verrouillage de phase numérique (DPLLs) (222, 224).
Also published as
Latest bibliographic data on file with the International Bureau