Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020110798 - TRANSMISSION DEVICE AND TRANSMISSION METHOD

Document

明 細 書

発明の名称 伝送装置及び伝送方法

技術分野

0001  

背景技術

0002  

先行技術文献

特許文献

0003  

発明の概要

発明が解決しようとする課題

0004   0005  

課題を解決するための手段

0006   0007   0008   0009   0010   0011   0012  

発明の効果

0013  

図面の簡単な説明

0014  

発明を実施するための形態

0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090  

符号の説明

0091  

請求の範囲

1   2   3   4   5   6   7  

図面

1   2   3   4   5   6   7   8  

明 細 書

発明の名称 : 伝送装置及び伝送方法

技術分野

[0001]
 本発明は、伝送装置及び伝送方法に関する。

背景技術

[0002]
 伝送装置は、LAG冗長又はSDH冗長等のようにクライアント側回線の冗長化(クライアント冗長)と、無瞬断切替が行われるライン側回線の冗長化(ライン冗長)とが併用された装置であることが必要である。従来の伝送装置は、クライアント冗長の終端処理を行い、クライアント信号をODU(Optical Channel Data Unit)にマッピングした後に、ライン冗長を行う。しかし、図8に示されるように、伝送装置内のクライアント冗長の区間とライン冗長の区間との間は冗長化されていない。このため、伝送装置は二回線-単一経路-二回線で構成されている。

先行技術文献

特許文献

[0003]
特許文献1 : 特開平9-135228号公報

発明の概要

発明が解決しようとする課題

[0004]
 しかしながら、単一経路の区間にインタフェースカードとメインボードとの接続部分を伝送装置が備える場合は、接続部分における信頼性が低下する問題があった。
[0005]
 上記事情に鑑み、本発明は、伝送装置の信頼性をより高めることができる技術を提供することを目的としている。

課題を解決するための手段

[0006]
 本発明の一態様は、第1のネットワークに設けられた通信装置と通信を行い、冗長化された第1通信機器と第2のネットワークに設けられた通信装置と通信を行い、冗長化された第2通信機器とを備え、前記第2通信機器は、前記第1通信機器の冗長化された通信路の末端である第1端部をそれぞれ備え、前記第1通信機器は、前記第2通信機器の冗長化された通信路の末端である第2端部をそれぞれ備える、伝送装置である。
[0007]
 本発明の一態様は、上記の伝送装置であって、前記第1端部は、前記第2通信機器によって受信された受信信号を前記第1通信機器に向けて送信し、前記第2端部は、前記第2通信機器から送信された受信信号のうちいずれか1つをそれぞれ選択する。
[0008]
 本発明の一態様は、上記の伝送装置であって、前記第2通信機器の冗長の状態を表す冗長情報を前記第2通信機器から取得し、前記冗長情報に基づいて、前記第2端部によって選択される受信信号を制御する冗長コントローラをさらに備える。
[0009]
 本発明の一態様は、上記の伝送装置であって、前記第2端部は、前記第1通信機器によって受信された受信信号を前記第2通信機器に向けて送信し、前記第1端部は、前記第1通信機器から送信された受信信号のうちいずれか1つをそれぞれ選択する。
[0010]
 本発明の一態様は、上記の伝送装置であって、前記第1端部は、ネットワークの異常を示す異常情報又はユーザによって入力され、いずれの受信信号を選択するかを制御する制御信号に基づいて、前記受信信号のうちいずれか1つをそれぞれ選択する。
[0011]
 本発明の一態様は、上記の伝送装置であって、前記第1通信機器又は前記第2通信機器のうち、1つ以上はインタフェースカードである。
[0012]
 本発明の一態様は、伝送装置が、冗長化された第2通信機器によって受信された信号を、冗長化された第1通信機器の通信路の末端である第1端部において複製して、前記第1通信機器に伝送する伝送ステップと、伝送装置が、前記第2通信機器の冗長化された通信路の末端である第2端部において、前記第2通信機器から送信された信号のうちいずれか1つをそれぞれ選択する選択ステップと、伝送装置が、前記選択された信号を第1のネットワークに送信する、伝送方法である。

発明の効果

[0013]
 本発明により、伝送装置の信頼性をより高めることが可能となる。

図面の簡単な説明

[0014]
[図1] 第1の実施形態のクライアント側からライン側への通信を行う伝送装置100の機能ブロック図である。
[図2] 第1の実施形態のライン側からクライアント側への通信を行う伝送装置100aの機能ブロック図である。
[図3] 第1の実施形態のクライアント側からライン側への通信を行う伝送装置100bの機能ブロック図である。
[図4] 第1の実施形態のライン側からクライアント側への通信を行う伝送装置100bの機能ブロック図である。
[図5] 第1の実施形態の伝送装置100がクライアント側回線からライン側回線に送信する処理の流れを示すフローチャートである。
[図6] 第1の実施形態の伝送装置100aがライン側回線からクライアント側回線に送信する処理の流れを示すフローチャートである。
[図7] 第2の実施形態のクライアント側からライン側への通信を行う伝送装置100cの機能ブロック図である。
[図8] 従来技術の伝送装置の機能ブロック図である。

発明を実施するための形態

[0015]
(第1の実施形態)
 図1は、第1の実施形態のクライアント側からライン側への通信を行う伝送装置100の機能ブロック図である。伝送装置100は、バスで接続されたCPU(Central Processing Unit)やメモリや補助記憶装置などを備える。伝送装置100は、クライアント側の回線から受信した信号をライン側の回線に送信する場合の構成を表す。伝送装置100は、クライアント信号受信部110、クライアント信号受信部110a、ライン信号送信部120、ライン信号送信部120a及びメインボード130を備える。
[0016]
 クライアント信号受信部110は、クライアント側の現用系の通信回線に接続される。
クライアント信号受信部110は、インタフェースカードである。クライアント信号受信部110は、受信部111、Rxインタフェース112、クライアント冗長OH(Over Head)抽出部113、ODUマッピング部114、ラインBRG115、Chipインタフェース116及びChipインタフェース117を備える。クライアント側の現用系の通信回線は、例えば100Gの通信速度であってもよいが、100Gに限定されない。クライアント信号受信部110は、第2通信機器の一態様である。
[0017]
 受信部111は、受信信号を受信する。受信部111は、受信信号を光電気変換する。
受信部111は、光電気変換された受信信号をRxインタフェース112に送信する。受信信号は、L2スイッチ等で冗長化された100GE(Gigabit Ethernet)の信号である。受信部111は、例えば、QSFP28等のインタフェースであるが、これに限定されない。受信部111は、通信回線の速度又は種類に応じたどのようなインタフェースが用いられてもよい。
[0018]
 Rxインタフェース112は、光電気変換された受信信号を100GEのフォーマットに復元する。Rxインタフェース112は、復元された受信信号をクライアント冗長OH抽出部113に送信する。
[0019]
 クライアント冗長OH抽出部113は、受信信号からLACPDU(Link Aggregation Control Protocol Data Unit)を抽出する。クライアント冗長OH抽出部113は、抽出されたLACPDUを冗長コントローラ135に送信する。クライアント冗長OH抽出部113は、LACPDUが抽出された後の受信信号をODUマッピング部114へ送信する。LACPDUは、冗長情報の一態様である。冗長情報は、複数のクライアント信号受信部の冗長の状態を表す。冗長の状態とは、例えば、どのクライアント信号受信部が冗長化されているか等を表す情報である。
[0020]
 ODUマッピング部114は、受信された受信信号をODU4にマッピングする。ODUマッピング部114は、マッピングされたODU4にODUオーバーヘッドを付加する。ODUマッピング部114は、ODUオーバーヘッドが付加されたODU4を、ラインBRG115に送信する。
[0021]
 ラインBRG115は、ライン冗長区間の始端である。ライン冗長区間は、ライン信号送信部120及びライン信号送信部120aの冗長化された構成を表す区間である。ラインBRG115は、無瞬断切り替えのために、受信されたODU4をライン側の0系回線とライン側の1系回線とに送信する。具体的には、ラインBRG115は、ODU4をODU4-1及びODU4-2に複製する。ラインBRG115は、複製されたODU4-1をChipインタフェース116に送信する。ラインBRG115は、複製されたODU4-2をChipインタフェース117に送信する。ラインBRG115は、第1端部の一態様である。
[0022]
 Chipインタフェース116は、受信したODU4-1を、Chip間転送可能なフォーマットに変換する。Chipインタフェース116は、変換されたODU4-1を接続部131に送信する。Chipインタフェース117は、受信したODU4-2を、Chip間転送可能なフォーマットに変換する。Chipインタフェース117は、変換されたODU4-2を接続部131に送信する。
[0023]
 クライアント信号受信部110aは、クライアント側の予備系の通信回線に接続される。クライアント信号受信部110aは、インタフェースカードである。クライアント信号受信部110aは、受信部111a、Rxインタフェース112a、クライアント冗長OH抽出部113a、ODUマッピング部114a、ラインBRG115a、Chipインタフェース116a及びChipインタフェース117aを備える。クライアント側の予備系の通信回線は、例えば100Gの通信速度であってもよいが、100Gに限定されない。クライアント信号受信部110aは、第2通信機器の一態様である。クライアント側の予備系の通信回線はLACP等のプロトコルによって、現用系の通信回線と冗長化される。なお、受信部111a、Rxインタフェース112a、クライアント冗長OH抽出部113a及びODUマッピング部114aは、受信部111、Rxインタフェース112、クライアント冗長OH抽出部113及びODUマッピング部114と同様の動作を行うため、説明を省略する。
[0024]
 ラインBRG115aは、ライン冗長区間の始端である。ライン冗長区間は、ライン信号送信部120及びライン信号送信部120aの冗長化された構成を表す区間である。ラインBRG115aは、無瞬断切り替えのために、受信されたODU4をライン側の0系回線とライン側の1系回線とに送信する。具体的には、ラインBRG115aは、ODU4をODU4-3及びODU4-4に複製する。ラインBRG115aは、複製されたODU4-3をChipインタフェース116aに送信する。ラインBRG115aは、複製されたODU4-4をChipインタフェース117aに送信する。ラインBRG115aは、第1端部の一態様である。
[0025]
 Chipインタフェース116aは、受信したODU4-3を、Chip間転送可能なフォーマットに変換する。Chipインタフェース116aは、変換されたODU4-3を接続部132に送信する。Chipインタフェース117aは、受信したODU4-4を、Chip間転送可能なフォーマットに変換する。Chipインタフェース117aは、変換されたODU4-4を接続部132に送信する。
[0026]
 ライン信号送信部120は、ライン側の0系の通信回線に接続される。ライン信号送信部120は、インタフェースカードである。ライン信号送信部120は、Chipインタフェース121、Chipインタフェース122、クライアントセレクタ123、OH付加部124、Txインタフェース125及び送信部126を備える。ライン信号送信部120は、第1通信機器の一態様である。第1通信機器は、第1のネットワークに設けられた通信装置と通信を行う。
[0027]
 Chipインタフェース121は、Chipインタフェース116から送信されたODU4-1を受信する。Chipインタフェース121は、Chip間転送可能なフォーマットに変換されたODU4-1を、変換前のフォーマットに復元する。Chipインタフェース121は、復元されたODU4-1をクライアントセレクタ123に送信する。Chipインタフェース122は、Chipインタフェース116aから送信されたODU4-3を受信する。Chipインタフェース122は、Chip間転送可能なフォーマットに変換されたODU4-3を、変換前のフォーマットに復元する。Chipインタフェース122は、復元されたODU4-3をクライアントセレクタ123に送信する。
[0028]
 クライアントセレクタ123は、クライアント冗長区間の終端である。クライアント冗長区間は、クライアント信号受信部110及びクライアント信号受信部110aの冗長化された構成を表す区間である。クライアントセレクタ123は、冗長コントローラ135によって決定された制御に基づいて、ODU4-1又はODU4-3のうちいずれか一方を選択する。以下、クライアントセレクタ123は、ODU4-1を選択するものとして説明する。クライアントセレクタ123は、選択されたODU4-1をOH付加部124に送信する。クライアントセレクタ123は、第2端部の一態様である。
[0029]
 OH付加部124は、選択されたODU4-1にOTU4オーバーヘッドを挿入する。
OH付加部124は、OTU4オーバーヘッドを付加されたOTU4-1をTxインタフェース125に送信する。
[0030]
 Txインタフェース125は、OTU4-1に対して、FEC(Forward Error Correction)符号化を行う。Txインタフェース125は、FEC符号化されたOTU4-1をOTL(Optical Channel Transport Lane)4.4のインタフェースに変換する。OTL4.4は、4つの物理レーンに分けられたOTU4である。Txインタフェース125は、変換されたOTU4-1を送信部126に送信する。
[0031]
 送信部126は、入力された信号(OTU4-1)を電気光変換する。送信部126は、変換されたOTU4-1を伝送装置100の外部へ送信する。送信部126は、例えば、QSFP28等のインタフェースであるが、これに限定されない。送信部126は、通信回線の速度に応じたインタフェースが用いられてもよい。
[0032]
 ライン信号送信部120aは、ライン側の1系の通信回線に接続される。ライン信号送信部120aは、インタフェースカードである。ライン信号送信部120aは、Chipインタフェース121a、Chipインタフェース122a、クライアントセレクタ123a、OH付加部124a、Txインタフェース125a及び送信部126aを備える。
ライン信号送信部120aは、第1通信機器の一態様である。ライン側0系の通信回線とライン側の1系の通信回線とは無瞬断切替によって冗長化される。なお、OH付加部124a、Txインタフェース125a及び送信部126aは、OH付加部124、Txインタフェース125及び送信部126と同様の動作を行うため、説明を省略する。
[0033]
 Chipインタフェース121aは、Chipインタフェース117から送信されたODU4-2を受信する。Chipインタフェース121aは、Chip間転送可能なフォーマットに変換されたODU4-2を、変換前のフォーマットに復元する。Chipインタフェース121aは、復元されたODU4-2をクライアントセレクタ123aに送信する。Chipインタフェース122aは、Chipインタフェース117aから送信されたODU4-4を受信する。Chipインタフェース122aは、Chip間転送可能なフォーマットに変換されたODU4-4を、変換前のフォーマットに復元する。Chipインタフェース122aは、復元されたODU4-4をクライアントセレクタ123aに送信する。
[0034]
 クライアントセレクタ123aは、クライアント冗長区間の終端である。クライアントセレクタ123aは、冗長コントローラ135によって決定された制御に基づいて、ODU4-2又はODU4-4のうちいずれか一方を選択する。以下、クライアントセレクタ123aは、ODU4-2を選択するものとして説明する。クライアントセレクタ123aは、選択されたODU4-2をOH付加部124aに送信する。クライアントセレクタ123aは、第2端部の一態様である。
[0035]
 メインボード130は、接続部131、接続部132、接続部133、接続部134及び冗長コントローラ135を備える。接続部131は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部131は、接続部131に接続されたインタフェースカードと接続部133又は接続部134に接続されたインタフェースカードとを通信可能に接続する。接続部131は、クライアント信号受信部110を接続する。
[0036]
 接続部132は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部132は、接続部132に接続されたインタフェースカードと接続部133又は接続部134に接続されたインタフェースカードとを通信可能に接続する。
接続部132は、クライアント信号受信部110aを接続する。
[0037]
 接続部133は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部133は、接続部133に接続されたインタフェースカードと接続部131又は接続部132に接続されたインタフェースカードとを通信可能に接続する。
接続部133は、ライン信号送信部120を接続する。
[0038]
 接続部134は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部134は、接続部134に接続されたインタフェースカードと接続部131又は接続部132に接続されたインタフェースカードとを通信可能に接続する。
接続部134は、ライン信号送信部120aを接続する。
[0039]
 冗長コントローラ135は、LACPDUに基づいて、クライアントセレクタ123によって選択されるODU4を決定する。第1の実施形態において、冗長コントローラ135は、クライアント冗長OH抽出部113によって送信されたLACPDUに基づいて、クライアントセレクタ123によってODU4-1又はODU4-3のうち、いずれが選択されるかを決定する。冗長コントローラ135は、決定結果をクライアントセレクタ123に送信する。第1の実施形態において、冗長コントローラ135は、クライアント冗長OH抽出部113aによって送信されたLACPDUに基づいて、クライアントセレクタ123aによってODU4-2又はODU4-4のうち、いずれが選択されるかを決定する。冗長コントローラ135は、決定結果をクライアントセレクタ123aに送信する。
[0040]
 図1の伝送装置100では、クライアント信号受信部110の受信部111及びクライアント信号受信部110aの受信部111aから、クライアントセレクタ123及びクライアントセレクタ123aまでの区間が、クライアント冗長(LAG冗長)の区間である。また、ラインBRG115及びラインBRG115aから、ライン信号送信部120の送信部126及びライン信号送信部120aの送信部126aまでの区間が、ライン冗長(無瞬断切替)の区間である。したがって、伝送装置100において、ラインBRG115及びラインBRG115aからクライアントセレクタ123及びクライアントセレクタ123aまでの区間は、クライアント冗長の区間とライン冗長の区間とが二重に重ね合わせて構成される。したがって、上述の区間は4経路の冗長性が確保される。
[0041]
 図2は、第1の実施形態のライン側からクライアント側への通信を行う伝送装置100aの機能ブロック図である。伝送装置100aは、バスで接続されたCPUやメモリや補助記憶装置などを備える。伝送装置100aは、ライン側の回線から受信した信号をクライアント側の回線に送信する場合の構成を表す。伝送装置100aは、ライン信号受信部140、ライン信号受信部140a、クライアント信号送信部150、クライアント信号送信部150a及びメインボード130aを備える。なお、伝送装置100と伝送装置100aとは、同一の装置である。ライン信号受信部140とライン信号送信部120とは、同一のインタフェースカードであってもよい。ライン信号受信部140aとライン信号送信部120aとは、同一のインタフェースカードであってもよい。クライアント信号送信部150とクライアント信号受信部110とは、同一のインタフェースカードであってもよい。クライアント信号送信部150aとクライアント信号受信部110aとは、同一のインタフェースカードであってもよい。図2では、伝送装置100と異なる部分について説明する。
[0042]
 ライン信号受信部140は、ライン側の0系の通信回線に接続される。ライン信号受信部140は、インタフェースカードである。ライン信号受信部140は、受信部141、Rxインタフェース142、OH抽出部143、クライアントBRG144、Chipインタフェース145及びChipインタフェース146を備える。
[0043]
 受信部141は、受信信号を受信する。受信部141は、受信信号を光電気変換する。
受信部141は、光電気変換された信号をRxインタフェース142に送信する。受信信号は、冗長化されたOTU4である。受信部141は、例えば、QSFP28等のインタフェースであるが、これに限定されない。
[0044]
 Rxインタフェース142は、光電気変換された信号をOTU4のフォーマットに復元する。Rxインタフェース142は、復元されたOTU4に対してFEC復号化を行う。
Rxインタフェース142は、復号されたOTU4をOH抽出部143に送信する。
[0045]
 OH抽出部143は、OTU4からOTU4オーバーヘッドを抽出する。OH抽出部143は、OTU4のFECオーバーヘッドを除いた装置内フレームをクライアントBRG144に送信する。
[0046]
 クライアントBRG144は、クライアント冗長区間の始端である。図2において、クライアント冗長区間は、クライアントBRG144からクライアント信号送信部150及びクライアント信号送信部150aまでの冗長化された区間を表す。クライアントBRG144は、クライアント側の現用系の通信回線とクライアント側の予備系の通信回線とに対して、同じ信号を送信する。クライアントBRG144は、受信されたO装置内フレームを装置内フレーム1及び装置内フレーム2に複製する。クライアントBRG144は、複製された装置内フレーム1をChipインタフェース145に送信する。クライアントBRG144は、複製された装置内フレーム2をChipインタフェース146に送信する。クライアントBRG144は、第2端部の一態様である。
[0047]
 Chipインタフェース145は、受信した装置内フレーム1を、Chip間転送可能なフォーマットに変換する。Chipインタフェース145は、変換された装置内フレーム1を接続部133aに送信する。Chipインタフェース146は、受信した装置内フレーム2を、Chip間転送可能なフォーマットに変換する。Chipインタフェース146は、変換された装置内フレーム2を接続部133aに送信する。
[0048]
 ライン信号受信部140aは、ライン側の1系の通信回線に接続される。ライン信号受信部140aは、インタフェースカードである。ライン信号受信部140aは、受信部141a、Rxインタフェース142a、OH抽出部143a、クライアントBRG144a、Chipインタフェース145a及びChipインタフェース146aを備える。なお、受信部141a、Rxインタフェース142a及びOH抽出部143aは、受信部141、Rxインタフェース142及びOH抽出部143と同様の動作を行うため、説明を省略する。
[0049]
 クライアントBRG144aは、クライアント冗長区間の始端である。クライアントBRG144aは、クライアント側の現用系の通信回線とクライアント側の予備系の通信回線とに対して、同じ信号を送信する。クライアントBRG144aは、受信された装置内フレームを装置内フレーム3及び装置内フレーム4に複製する。クライアントBRG144aは、複製された装置内フレーム3をChipインタフェース145aに送信する。クライアントBRG144aは、複製された装置内フレーム4をChipインタフェース146aに送信する。クライアントBRG144aは、第2端部の一態様である。
[0050]
 Chipインタフェース145aは、受信した装置内フレーム3を、Chip間転送可能なフォーマットに変換する。Chipインタフェース145aは、変換された装置内フレーム3を接続部134aに送信する。Chipインタフェース146aは、受信した装置内フレーム4を、Chip間転送可能なフォーマットに変換する。Chipインタフェース146aは、変換された装置内フレーム4を接続部134aに送信する。
[0051]
 クライアント信号送信部150は、クライアント側の現用系の通信回線に接続される。
クライアント信号送信部150は、インタフェースカードである。クライアント信号送信部150は、Chipインタフェース151、Chipインタフェース152、ラインセレクタ153、ODUデマッピング部154、OH付加部155、Txインタフェース156及び送信部157を備える。クライアント信号送信部150は、第2通信機器の一態様である。第2通信機器は、第2のネットワークに設けられた通信装置と通信を行う。
[0052]
 Chipインタフェース151は、Chipインタフェース145から送信された装置内フレーム1を受信する。Chipインタフェース151は、Chip間転送可能なフォーマットに変換された装置内フレーム1を、変換前のフォーマットに復元する。Chipインタフェース151は、復元された装置内フレーム1をラインセレクタ153に送信する。Chipインタフェース152は、Chipインタフェース145aから送信された装置内フレーム3を受信する。Chipインタフェース152は、Chip間転送可能なフォーマットに変換された装置内フレーム3を、変換前のフォーマットに復元する。Chipインタフェース152は、復元された装置内フレーム3をラインセレクタ153に送信する。
[0053]
 ラインセレクタ153は、ライン冗長区間の終端である。図2において、ライン冗長区間は、ラインセレクタ153からライン信号受信部140及びライン信号受信部140aまでの冗長化された区間を表す。ラインセレクタ153はユーザによって入力され、いずれの装置内フレームを選択するかを制御信号に基づいて、装置内フレームを選択する。ラインセレクタ153は、制御信号に基づいて、装置内フレーム1又は装置内フレーム3のうちいずれか一方を選択する。ユーザは、伝送装置100を監視する者や、電気通信事業者等の伝送装置100aにアクセスできるものであればどのような者であってもよい。以下、ラインセレクタ153は、装置内フレーム1を選択するものとして説明する。ラインセレクタ153は、選択された装置内フレーム1をOH付加部155に送信する。ラインセレクタ153は、第1端部の一態様である。なお、ラインセレクタ153は、制御信号の代わりに異常情報に基づいて、装置内フレームを選択してもよい。異常情報は、ネットワークの異常を示す信号である。異常情報は、例えば、通信回線の切断を示す信号であってもよいし、伝送装置の故障を示す信号であってもよい。異常情報又は制御信号は、伝送装置100aに接続された制御用の回線を介して受け付けてもよい。または、異常情報又は制御信号は、OH抽出部143又はOH抽出部143aによって抽出されたOH情報から取得してもよい。
[0054]
 ODUデマッピング部154は、装置内フレーム1に対して100GEをデマッピングする。ODUデマッピング部154は、100GEをOH付加部155に送信する。
[0055]
 OH付加部155は、冗長コントローラ135aからLACPDUを取得する。OH付加部155は、取得されたLACPDUを100GEに付加する。OH付加部155は、LACPDUを付加された100GEをTxインタフェース156に送信する。
[0056]
 Txインタフェース156は、100GEを伝送装置100aの外部に転送可能なフォーマットに変換する。Txインタフェース156は、変換された100GEを送信部157に送信する。
[0057]
 送信部157は、入力された信号を電気光変換する。送信部157は、変換された信号を伝送装置100aの外部へ送信する。送信部157は、例えば、QSFP28等のインタフェースであるが、これに限定されない。送信部157は、通信回線の速度に応じたインタフェースが用いられてもよい。
[0058]
 クライアント信号送信部150aは、クライアント側の予備系の通信回線に接続される。クライアント信号送信部150aは、インタフェースカードである。クライアント信号送信部150aは、Chipインタフェース151a、Chipインタフェース152a、ラインセレクタ153a、ODUデマッピング部154a、OH付加部155a、Txインタフェース156a及び送信部157aを備える。クライアント信号送信部150aは、第2通信機器の一態様である。なお、OH付加部155a、Txインタフェース156a及び送信部157aは、OH付加部155、Txインタフェース156及び送信部157と同様の動作を行うため、説明を省略する。
[0059]
 Chipインタフェース151aは、Chipインタフェース146から送信された装置内フレーム2を受信する。Chipインタフェース151aは、Chip間転送可能なフォーマットに変換された装置内フレーム2を、変換前のフォーマットに復元する。Chipインタフェース151aは、復元された装置内フレーム2をラインセレクタ153aに送信する。Chipインタフェース152aは、Chipインタフェース146aから送信された装置内フレーム4を受信する。Chipインタフェース152aは、Chip間転送可能なフォーマットに変換された装置内フレーム4を、変換前のフォーマットに復元する。Chipインタフェース152aは、復元された装置内フレーム4をラインセレクタ153aに送信する。
[0060]
 ラインセレクタ153aは、ライン冗長区間の終端である。ラインセレクタ153aは、ユーザから入力された制御信号に基づいて、装置内フレームを選択する。ラインセレクタ153aは、制御信号に基づいて、装置内フレーム2又は装置内フレーム4のうちいずれか一方を選択する。以下、ラインセレクタ153aは、装置内フレーム2を選択するものとして説明する。ラインセレクタ153aは、選択された装置内フレーム2をODUデマッピング部154に送信する。ラインセレクタ153aは、第1端部の一態様である。
[0061]
 ODUデマッピング部154aは、装置内フレーム2に対して100GEをデマッピングする。ODUデマッピング部154aは、100GEをOH付加部155aに送信する。
[0062]
 メインボード130aは、接続部131a、接続部132a、接続部133a、接続部134a及び冗長コントローラ135aを備える。接続部131aは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部131aは、接続部131aに接続されたインタフェースカードと接続部133a又は接続部134aに接続されたインタフェースカードとを通信可能に接続する。接続部131aは、クライアント信号送信部150を接続する。
[0063]
 接続部132aは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部132aは、接続部132aに接続されたインタフェースカードと接続部133a又は接続部134aに接続されたインタフェースカードとを通信可能に接続する。接続部132aは、クライアント信号送信部150aを接続する。
[0064]
 接続部133aは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部133aは、接続部133aに接続されたインタフェースカードと接続部131a又は接続部132aに接続されたインタフェースカードとを通信可能に接続する。接続部133aは、ライン信号受信部140を接続する。
[0065]
 接続部134aは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部134aは、接続部134aに接続されたインタフェースカードと接続部131a又は接続部132aに接続されたインタフェースカードとを通信可能に接続する。接続部134aは、ライン信号受信部140aを接続する。
[0066]
 図3は、第1の実施形態のクライアント側からライン側への通信を行う伝送装置100bの機能ブロック図である。伝送装置100bは、バスで接続されたCPUやメモリや補助記憶装置などを備える。伝送装置100bは、クライアント側の回線から受信した信号をライン側の回線に送信する場合の構成を表す。伝送装置100bは、メインボード130bを備える。メインボード130bは、接続部131b、接続部132b、接続部133b及び接続部134bを備える。接続部131bから接続部134bは、ネットワークインタフェースである。伝送装置100bは、接続部131b~134bを介して、メインボード130bに対してインタフェースカードをプラガブル化することができる。接続部131bから接続部134bは、インタフェースカードを着脱可能に構成される。なお、図3において、Txインタフェース、ODUマッピング部、Chipインタフェースについては、記載を省略する。また、すでに説明済みの符号については、説明を省略する。
[0067]
 接続部131bには、第1クライアント側インタフェースカード160が接続される。
接続部131bは、第1クライアント側インタフェースカード160が受信した信号を、接続部133b及び接続部134bに接続されたインタフェースカードに送信する。接続部132bには、第2クライアント側インタフェースカード160aが接続される。接続部132bは、第2クライアント側インタフェースカード160aが受信した信号を、接続部133b及び接続部134bに接続されたインタフェースカードに送信する。
[0068]
 接続部133bには、第1ライン側インタフェースカード170が接続される。接続部133bは、接続部131b及び接続部132bに接続されたインタフェースカードから送信された信号を、第1ライン側インタフェースカード170に送信する。接続部134bには、第2ライン側インタフェースカード170aが接続される。接続部134bは、接続部131b及び接続部132bに接続されたインタフェースカードから送信された信号を、第2ライン側インタフェースカード170aに送信する。
[0069]
 第1クライアント側インタフェースカード160は、クライアント信号受信部110及びクライアント信号送信部150を備えるインタフェースカードである。第2クライアント側インタフェースカード160aは、クライアント信号受信部110a及びクライアント信号送信部150aを備えるインタフェースカードである。第1ライン側インタフェースカード170は、ライン信号送信部120及びライン信号受信部140を備えるインタフェースカードである。第2ライン側インタフェースカード170aは、ライン信号送信部120a及びライン信号受信部140aを備えるインタフェースカードである。
[0070]
 図4は、第1の実施形態のライン側からクライアント側への通信を行う伝送装置100bの機能ブロック図である。伝送装置100bは、バスで接続されたCPUやメモリや補助記憶装置などを備える。図4における伝送装置100bは、ライン側の回線から受信した信号をクライアント側の回線に送信する場合の構成を表す。なお、図4において、Txインタフェース、ODUデマッピング部、Chipインタフェースについては、記載を省略する。また、すでに説明済みの符号については、説明を省略する。また、すでに説明済みの符号については、説明を省略する。
[0071]
 接続部133bは、第1ライン側インタフェースカード170が受信した信号を、接続部131b及び接続部132bに接続されたインタフェースカードに送信する。接続部134bは、第2ライン側インタフェースカード170aが受信した信号を、接続部131b及び接続部132bに接続されたインタフェースカードに送信する。接続部131bは、接続部133b及び接続部134bに接続されたインタフェースカードから送信された信号を、第1クライアント側インタフェースカード160に送信する。接続部132bは、接続部133b及び接続部134bに接続されたインタフェースカードから送信された信号を、第2クライアント側インタフェースカード160aに送信する。
[0072]
 図3及び図4において、クライアント側インタフェースカードからクライアントBRGまでの区間はクライアント冗長されている。図3及び図4において、ライン側インタフェースカードからラインセレクタまでの区間はライン冗長されている。したがって、クライアントBRGからラインセレクタまでの区間は、クライアント冗長とライン冗長とが重畳された区間となる。
[0073]
 図1及び図2のように構成される伝送装置の接続部は、ライン側からクライアント側まで一直線に配置されているのに対して、図3及び図4のように構成される伝送装置100bでは、接続部131bから134bを介して、メインボード130bに対してインタフェースカードをプラガブル化することができる。このように構成されることで、伝送装置100bは、メインボード130bと接続部131bから134bとの信頼性の低下を抑えることが出来る。また、伝送装置100bは、インタフェースカードの種類をライン側インタフェースカードと、クライアント側インタフェースカードと、2種類にすることで、故障時においても容易に交換することが可能になる。
[0074]
 図5は、第1の実施形態の伝送装置100がクライアント側回線からライン側回線に送信する処理の流れを示すフローチャートである。本処理は、クライアント側回線から信号を受信した場合に実行される。なお、図5では、クライアント側の現用系の通信回線に接続されたクライアント信号受信部110における処理について説明するが、クライアント側の予備系の通信回線に接続されたクライアント信号受信部110aについても同様の処理が行われる。
[0075]
 伝送装置100の受信部111が受信信号を受信する(ステップS101)。クライアント冗長OH抽出部113は、受信信号からLACPDUを取得する(ステップS102)。クライアント冗長OH抽出部113は、取得されたLACPDUを冗長コントローラ135に送信する。ODUマッピング部114は、受信信号をODU4にマッピングする(ステップS103)。ラインBRG115は、ODU4をODU4-1及びODU4-2に複製する(ステップS104)。ラインBRG115は、ODU4-1及びODU4-2を冗長区間を経由して、ライン信号送信部120及びライン信号送信部120aに送信する(ステップS105)。冗長区間とは、ラインBRG115とクライアントセレクタ123とによって接続された区間である。冗長区間は、クライアント信号受信部110の冗長化された構成とライン信号送信部120の冗長化された構成とが重畳した区間である。
[0076]
 クライアントセレクタ123は、冗長コントローラ135によって決定された制御に基づいて、クライアント信号受信部110又はクライアント信号受信部110aから受信されたODU4のうちいずれか一方を選択する(ステップS106)。OH付加部124は、選択されたODU4に対してOTU4オーバーヘッドを挿入する(ステップS107)。送信部126は、OTU4を伝送装置100の外部へ送信する(ステップS108)。
[0077]
 図6は、第1の実施形態の伝送装置100aがライン側回線からクライアント側回線に送信する処理の流れを示すフローチャートである。本処理は、ライン側回線からOTU4を受信した場合に実行される。なお、図6では、ライン側の0系回線に接続されたライン信号受信部140における処理について説明するが、ライン側の1系回線に接続されたライン信号受信部140aについても同様の処理が行われる。
[0078]
 伝送装置100の受信部141がOTU4を受信する(ステップS201)。OH抽出部143は、OTU4からOTUオーバーヘッドを抽出する(ステップS202)。クライアントBRG144は、装置内フレームを装置内フレーム1及び装置内フレーム2に複製する(ステップS203)。クライアントBRG144は、装置内フレーム1及び装置内フレーム2を冗長区間を経由して、クライアント信号送信部150及びクライアント信号送信部150aに送信する(ステップS204)。冗長区間とは、クライアントBRG144とラインセレクタ153との間の伝送区間である。冗長区間とは、クライアントBRG144とラインセレクタ153とによって接続された区間である。冗長区間は、クライアント信号送信部150の冗長化された構成とライン信号受信部140の冗長化された構成とが重畳した区間である。
[0079]
 ラインセレクタ153は、運用者からの制御信号又は異常情報に基づいて、ライン信号受信部140又はライン信号受信部140aから受信された装置内フレームのうちいずれか一方を選択する(ステップS205)。ODUデマッピング部154は、選択された装置内フレームに対して100GEをデマッピングする(ステップS206)。送信部157は、変換された100GEを伝送装置100aの外部へ送信する(ステップS207)。
[0080]
 このように構成された伝送装置100では、ライン信号送信部120に設けられたクライアントセレクタ123とライン信号送信部120aに設けられたクライアントセレクタ123aとが、クライアント信号受信部110及びクライアント信号受信部110aの冗長化された構成を終端する。また、クライアント信号受信部110に設けられたラインBRG115とクライアント信号受信部110aに設けられたラインBRG115aとが、ライン信号送信部120及びライン信号送信部120aの冗長化された構成を始端する。
したがって、ラインBRG115とクライアントセレクタ123との間で、クライアント冗長の区間とライン冗長の区間とが重畳され、4重化される。伝送装置100は、ライン信号受信部等のインタフェースカードの接続部とクライアント信号送信部等のインタフェースカードの接続部との間の通信の信頼性を向上させることが可能になる。
[0081]
 このように構成された伝送装置100aでは、クライアント信号送信部150に設けられたラインセレクタ153とクライアント信号送信部150aに設けられたラインセレクタ153aとが、ライン信号受信部140及びライン信号受信部140aの冗長化された構成を終端する。また、ライン信号受信部140に設けられたクライアントBRG144とライン信号受信部140aに設けられたクライアントBRG144aとが、クライアント信号送信部150及びクライアント信号送信部150aの冗長化された構成を始端する。したがって、クライアントBRG144とラインセレクタ153との間で、クライアント冗長の区間とライン冗長の区間とが重畳され、4重化される。伝送装置100aは、ライン信号送信部等のインタフェースカードの接続部とクライアント信号受信部等のインタフェースカードの接続部との間の通信の信頼性を向上させることが可能になる。
[0082]
 また、上述のように構成された伝送装置100又は伝送装置100aは、ライン側インタフェースカードとクライアント側インタフェースカードとの間の通信が冗長化されるため、ライン側インタフェースカードとクライアント側インタフェースカードとの間の信頼を確保するために別途の設備を構築する必要がなくなる。したがって、より少ない装置構成で信頼性を向上させることが可能になる。また、より少ない装置構成で信頼性を向上させることができるため、当該伝送装置を用いることで、より少ないコストでネットワークを構築し、信頼性を向上することが可能になる。
[0083]
 (第2の実施形態)
 図7は、第2の実施形態の伝送装置100cの機能ブロック図である。伝送装置100cは、バスで接続されたCPUやメモリや補助記憶装置などを備える。伝送装置100cは、クライアント側の回線から受信した信号をライン側の回線に送信する場合の構成を表す。伝送装置100cは、メインボード130cを備える。伝送装置100cは、第1の実施形態におけるクライアント信号受信部110、クライアント信号受信部110a、クライアント信号送信部150及びクライアント信号送信部150aをメインボード130c上に備える構成である。なお、図7において、Txインタフェース、ODUマッピング部、Chipインタフェースについては、記載を省略する。また、すでに説明済みの符号については、説明を省略する。
[0084]
 メインボード130cは、接続部133c、接続部134c、冗長コントローラ135、クライアント信号受信部110、クライアント信号受信部110a、クライアント信号送信部150及びクライアント信号送信部150aを備える。接続部133c及び接続部134cは、ネットワークインタフェースである。接続部133c及び接続部134cは、インタフェースカードを着脱可能に構成される。図7において、接続部133cは、第1ライン側インタフェースカード170が接続される。図7において、接続部134cは、第2ライン側インタフェースカード170aが接続される。
[0085]
 このように構成された伝送装置100cは、メインボード130c上に、クライアント信号送信部150及びクライアント信号送信部150aとを備える。したがって、ライン側インタフェースカードをプラガブルすることが可能になる。このため、伝送装置100cにおいて、インタフェースカードの種類をライン側インタフェースカード1種類にすることが可能になり、ライン側インタフェースカードが故障した場合であっても容易に交換することが可能になる。伝送装置100cの保守又は点検者は、より簡単に伝送装置100cを保守することが可能になる。
[0086]
 上述した実施形態において、クライアント側の通信回線は100GEの信号であるものとして説明を行ったが、10GEのSDH(Synchronous Digital Hierarchy)信号が用いられてもよい。この場合、クライアント冗長のオーバーヘッドとして、APS(Automatic Protection Switching)が用いられてもよい。
[0087]
 上述の実施形態では、2台のクライアント側インタフェースカードと2台のライン側インタフェースカードとを着脱可能な伝送装置であるとして説明したが、2台に限定されない。例えば、伝送装置は、N台のクライアント側インタフェースカードとM台のライン側インタフェースカードとを着脱可能な伝送装置であってもよい。Nは2以上の自然数である。Mは2以上の自然数である。
[0088]
 本実施形態では、伝送装置は、ネットワークを介して通信可能に接続された複数台の情報処理装置を用いて実装されてもよい。この場合、伝送装置が備える各機能部は、複数の情報処理装置に分散して実装されてもよい。例えば、冗長コントローラ135は異なる情報処理装置に実装されてもよい。
[0089]
 上述した実施形態における伝送装置をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、FPGA(Field Programmable Gate Array)等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。
[0090]
 以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

符号の説明

[0091]
100…伝送装置, 110…クライアント信号受信部, 111…受信部, 112…
Rxインタフェース, 113…クライアント冗長OH抽出部, 114…ODUマッピ
ング部, 115…ラインBRG, 116…Chipインタフェース, 117…Ch
ipインタフェース, 120…ライン信号送信部, 121…Chipインタフェース
, 122…Chipインタフェース, 123…クライアントセレクタ, 124…O
H付加部, 125…Txインタフェース, 126…送信部, 130…メインボード
, 131…接続部, 132…接続部, 133…接続部, 134…接続部, 13
5…冗長コントローラ, 140…ライン信号受信部, 141…受信部, 142…R
xインタフェース, 143…OH抽出部, 144…クライアントBRG, 145…
Chipインタフェース, 146…Chipインタフェース, 150…クライアント
信号送信部, 151…Chipインタフェース, 152…Chipインタフェース,
 153…ラインセレクタ, 154…ODUデマッピング部, 155…OH付加部,
 156…Txインタフェース, 157…送信部

請求の範囲

[請求項1]
 第1のネットワークに設けられた通信装置と通信を行い、冗長化された第1通信機器と
 第2のネットワークに設けられた通信装置と通信を行い、冗長化された第2通信機器とを備え、
 前記第2通信機器は、前記第1通信機器の冗長化された通信路の末端である第1端部をそれぞれ備え、
 前記第1通信機器は、前記第2通信機器の冗長化された通信路の末端である第2端部をそれぞれ備える、
 伝送装置。
[請求項2]
 前記第1端部は、前記第2通信機器によって受信された受信信号を前記第1通信機器に向けて送信し、
 前記第2端部は、前記第2通信機器から送信された受信信号のうちいずれか1つをそれぞれ選択する、
 請求項1に記載の伝送装置。
[請求項3]
 前記第2通信機器の冗長の状態を表す冗長情報を前記第2通信機器から取得し、
 前記冗長情報に基づいて、前記第2端部によって選択される受信信号を制御する冗長コントローラをさらに備える、
 請求項2に記載の伝送装置。
[請求項4]
 前記第2端部は、前記第1通信機器によって受信された受信信号を前記第2通信機器に向けて送信し、
 前記第1端部は、前記第1通信機器から送信された受信信号のうちいずれか1つをそれぞれ選択する、
 請求項1から3のいずれか1項に記載の伝送装置。
[請求項5]
 前記第1端部は、ネットワークの異常を示す異常情報又はユーザによって入力され、いずれの受信信号を選択するかを制御する制御信号に基づいて、前記受信信号のうちいずれか1つをそれぞれ選択する、
 請求項4に記載の伝送装置。
[請求項6]
 前記第1通信機器又は前記第2通信機器のうち、1つ以上はインタフェースカードである、
 請求項1から5のいずれか一項に記載の伝送装置。
[請求項7]
 伝送装置が、冗長化された第2通信機器によって受信された信号を、冗長化された第1通信機器の通信路の末端である第1端部において複製して、前記第1通信機器に伝送する伝送ステップと、
 伝送装置が、前記第2通信機器の冗長化された通信路の末端である第2端部において、前記第2通信機器から送信された信号のうちいずれか1つをそれぞれ選択する選択ステップと、
 伝送装置が、前記選択された信号を第1のネットワークに送信する、
 伝送方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]