Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020109777 - GATE DRIVER

Publication Number WO/2020/109777
Publication Date 04.06.2020
International Application No. PCT/GB2019/053338
International Filing Date 26.11.2019
IPC
H03K 17/16 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and -breaking
16Modifications for eliminating interference voltages or currents
CPC
H03K 17/166
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
16Modifications for eliminating interference voltages or currents
161in field-effect transistor switches
165by feedback from the output circuit to the control circuit
166Soft switching
H03K 17/168
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
16Modifications for eliminating interference voltages or currents
168in composite switches
H03K 2217/0081
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
2217Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
0081Power supply means, e.g. to the switch driver
Applicants
  • YASA LIMITED [GB]/[GB]
Inventors
  • HART, Simon
  • WEBSTER, Antony John
Agents
  • MARKS & CLERK LLP
Priority Data
1819201.326.11.2018GB
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) GATE DRIVER
(FR) CIRCUIT D'ATTAQUE DE GRILLE
Abstract
(EN)
A gate driver for a semiconductor power device and a method of driving the gate of a semiconductor power device. The current flowing through the semiconductor power device, caused by a first gate drive voltage during the present switching cycle, is sensed. Based on a second drive signal to be used in the next switching cycle, a second current is determined for that second drive signal, which are then compared to an EMC model. The EMC model defines a plurality of EMC values for respective gate drive voltages and currents conducted through the semiconductor power device. A gate drive voltage adjustment value is selected from a plurality of gate drive voltage adjustment values in the EMC model based on the predicted EMC value generated by the semiconductor power device when being driven using the second drive voltage and conducting the second current. The second gate drive voltage is adjusted using the selected gate drive voltage adjustment value for the next switching cycle.
(FR)
L'invention concerne un circuit d'attaque de grille pour un dispositif d'alimentation à semi-conducteur et un procédé d'attaque de la grille d'un dispositif d'alimentation à semi-conducteur. Le courant circulant à travers le dispositif d'alimentation à semi-conducteur, provoqué par une première tension d'attaque de grille pendant le présent cycle de commutation, est détecté. Sur la base d'un second signal d'attaque à utiliser dans le cycle de commutation suivant, un second courant est déterminé pour ce second signal d'attaque, qui sont ensuite comparés à un modèle CEM. Le modèle CEM définit une pluralité de valeurs CEM pour des tensions et des courants d'attaque de grille respectifs conduits à travers le dispositif d'alimentation à semi-conducteur. Une valeur d'ajustement de tension d'attaque de grille est sélectionnée parmi une pluralité de valeurs d'ajustement de tension d'attaque de grille dans le modèle CEM sur la base de la valeur CEM prédite générée par le dispositif d'alimentation à semi-conducteur lorsqu'elle est attaquée à l'aide de la seconde tension d'attaque et qu'elle conduit le second courant. La seconde tension d'attaque de grille est ajustée à l'aide de la valeur d'ajustement de tension d'attaque de grille sélectionnée pour le cycle de commutation suivant.
Latest bibliographic data on file with the International Bureau