Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020107981 - PIXEL CIRCUIT, DISPLAY DEVICE AND DRIVE METHOD FOR PIXEL CIRCUIT

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14  

附图

1   2   3   4   5   6  

说明书

发明名称 : 一种像素电路、显示装置和像素电路的驱动方法

[0001]
交叉引用
[0002]
本申请引用于2018年11月29日递交的名称为“一种像素电路、显示装置和像素电路的驱动方法”的第201811446175.X号中国专利申请,其通过引用被全部并入本申请。

技术领域

[0003]
本申请实施例涉及显示技术领域,特别涉及一种像素电路、显示装置和像素电路的驱动方法。

背景技术

[0004]
有机发光二极管(Organic Light-Emitting Diode,OLED)驱动方式可分为PMOLED(Passive matrix organic light-emitting diode,无源矩阵有机发光二极管)和AMOLED(Active-matrix organic light-emitting diode,有源矩阵有机发光二极管)。随着平板显示技术的迅猛发展,特别是AMOLED显示屏开始在高端手机、电视等电子显示产品中得到广泛的应用。Micro LED作为新一代显示技术,比现有的OLED技术亮度更高、发光效率更好、但功耗更低。Micro LED作为未来显示的一种解决方案也已成为显示领域研发的热点。
[0005]
申请内容
[0006]
本申请实施方式的目的在于提供一种像素电路、显示装置和像素电路的 驱动方法,使得在像素电路的存储电容不变的情况下,通过控制线传输的驱动信号控制发光器件的亮度,提高了像素电路的发光亮度的控制。
[0007]
为解决上述技术问题,本申请的实施方式提供了一种像素电路,包括:第一晶体管、第二晶体管、第三晶体管、存储器件和发光器件;第一晶体管的控制端与第一扫描线连接,第一晶体管的第一端与数据线连接,第一晶体管的第二端连接输出节点;存储器件的第一端与输出节点连接,存储器件的第二端与控制线连接;第二晶体管的控制端与输出节点连接,第二晶体管的第一端与电源电压连接,第二晶体管的第二端与第三晶体管的第一端连接;第三晶体管的控制端与第二扫描线连接,第三晶体管的第二端与发光器件的阳极连接,发光器件的阴极接地。
[0008]
本申请的实施方式还提供了一种显示装置,包括上述的像素电路。
[0009]
本申请的实施方式还提供了一种像素电路的驱动方法,应用于上述的像素电路,该像素电路的驱动方法包括:在第一扫描线输出的第一电压信号的控制下第一晶体管处于导通状态,在第二扫描线输出的第三电压信号的控制下第三晶体管处于关闭状态;第一晶体管将数据线输出的数据信号传输至存储器件;在第一扫描线输出的第二电压信号的控制下第一晶体管处于关闭状态,在第二扫描线输出的第四电压信号的控制下第三晶体管处于导通状态;在存储器件的第一输出电压信号的控制下第二晶体管处于导通状态,第二晶体管通过存储器件接收驱动信号,通过第三晶体管驱动发光器件;其中,驱动信号包括驱动电流和/或驱动电压。
[0010]
本申请实施方式相对于现有技术而言,设置第二晶体管的控制端与输出节点连接,存储器件获取控制线传输的驱动信号,第二晶体管的控制端接收控 制线传输的驱动信号,通过第三晶体管控制发光器件的亮度,使得发光器件在驱动信号的控制下进行发光,使得像素电路的发光亮度可控,在像素电路中存储器件的存储容量一定的情况下实现对发光器件的亮度的调节,提高用户体验,另外,在像素电路中第一晶体管处于导通状态时,第三晶体管处于关闭状态,使得在数据线传输数据信号的过程中发光器件不发光,提高了像素电路亮度均一性的控制。
[0011]
另外,第一晶体管与第三晶体管的类型不同,第一扫描线传输的电压信号与第二扫描线传输的电压信号相同。
[0012]
另外,第一晶体管与第三晶体管的类型相同,第一扫描线传输的电压信号与第二扫描线传输的电压信号相反。
[0013]
另外,第一晶体管和第三晶体管为开关管,第二晶体管为驱动管。
[0014]
该实施方式中,第三晶体管控制发光器件的数据线输出数据信号的过程中保证发光器件不发光,提高了对发光器件的亮度的控制。
[0015]
另外,若第二晶体管为P型薄膜晶体管,第二晶体管的第一端为源极,第二晶体管的第二端为漏极。
[0016]
另外,所述第一晶体管为P型薄膜晶体管,所述第三晶体管为N型薄膜晶体管;所述第三晶体管的控制端连接至所述第一晶体管的控制端。
[0017]
另外,所述第一晶体管为P型薄膜晶体管;所述第三晶体管为P型薄膜晶体管。
[0018]
另外,在存储器的第二输出电压信号控制第二晶体管处于关闭状态。
[0019]
另外,第二扫描线输出的第三电压信号控制第三晶体管处于关闭状态,则发光器件处于熄灭状态。
[0020]
另外,驱动信号用于控制发光器件的亮度。
[0021]
另外,若数据信号控制存储器件放电;第一晶体管将数据线输出的数据信号传输至存储器件之后,像素电路的驱动方法还包括:数据信号控制存储器件放电,确定第二晶体管的控制端为低电压信号后存储器件停止放电。
[0022]
另外,若数据信号控制存储器件充电;通过第一晶体管将数据线输出的数据信号传输至存储器件之后,像素电路的驱动方法还包括:数据信号控制存储器件充电,确定第二晶体管的控制端为高电压信号后存储器件停止充电。

附图说明

[0023]
图1是本申请第一实施方式中像素电路的结构图;
[0024]
图2是本申请第二实施方式中第一像素电路的电路图;
[0025]
图3是本申请第二实施方式中第二像素电路的电路图;
[0026]
图4是本申请第二实施方式中第二像素电路中扫描信号的电压时序图;
[0027]
图5是本申请第二实施方式中像素电路在一个子帧阶段的时序图;
[0028]
图6是本申请第三实施方式中像素电路的驱动方法的流程图。

具体实施方式

[0029]
在高端的显示产品中像素驱动电路一般是采用主动阵列,然而主流的主动驱动阵列电路都是模拟信号驱动的,存在电路功耗高、信号容易受到干扰,对驱动器件一致性或者补偿电路的高度依赖等问题。数字驱动的像素电路具有功耗低,信号不易受干扰,对于驱动器件一致性的容忍度高等优点。由于高像素密度的显示产品中像素尺寸较小,因此,在数字驱动电路中像素设计时的存 储电容过小,发光器件的发光亮度不能被精准的控制和调整的问题,导致像素电路的亮度不均一。
[0030]
本申请的第一实施方式涉及一种像素电路。其结构如图1所示,包括:第一晶体管10、第二晶体管20、第三晶体管30、存储器件40和发光器件50。
[0031]
第一晶体管10的控制端与第一扫描线连接,第一晶体管10的第一端与数据线连接,第一晶体管10的第二端连接输出节点;存储器件40的第一端与输出节点连接,存储器件40的第二端与控制线连接;第二晶体管20的控制端与输出节点连接,第二晶体管20的第一端与电源电压连接,第二晶体管20的第二端与第三晶体管30的第一端连接;第三晶体管30的控制端与第二扫描线连接,第三晶体管30的第二端与发光器件50的阳极连接,发光器件50的阴极接地。
[0032]
第一晶体管10和第三晶体管30为不同类型的晶体管,例如,第一晶体管10为P型薄膜晶体管,则第三晶体管30为N型薄膜晶体管;或者,第一晶体管10为N型薄膜晶体管,第三晶体管30为P型薄膜晶体管。第一晶体管10和第三晶体管30也可以为相同类型的晶体管,如,第一晶体管10和第三晶体管30均为P型薄膜晶体管。本实施方式中以第一晶体管10为P型薄膜晶体管,第三晶体管30为N型薄膜晶体管为例说明。本实施方式中发光器件50可以是包括LED或OLED在内的多种电流驱动发光器件50,也可为其他类型的发光器件50,本实施方式中以OLED为例说明像素电路的工作原理,具体的实施细节可根据实际使用的发光器件50适应性调整,此处不做限制。
[0033]
在一实施例中,第一晶体管10与第三晶体管30的类型不同,第一扫描线传输的电压信号与第二扫描线传输的电压信号相同;在另一实施例中,第一 晶体管10与第三晶体管30的类型相同,第一扫描线传输的电压信号与第二扫描线传输的电压信号相反。
[0034]
第一晶体管10和第三晶体管30为开关管,第二晶体管20为驱动管。
[0035]
开关管在扫描线传输的电压信号的作用线处于导通或关闭的状态,第二晶体管20的控制端与输出节点A连接,第二晶体管20的源极与电源电压连接,漏极与第三晶体管30的第一端连接;控制线与存储器件40的第一端连接,控制线通过存储器件40将驱动信号传输至输出节点A,第二晶体管20的控制端通过输出节点A接收控制线传输的驱动信号,驱动信号用于控制发光器件50的亮度。如图1所示,开关管的连接方式为:第一晶体管10的控制端与第一扫描线连接,第三晶体管30的控制端与第二扫描线连接。
[0036]
像素电路结构中,第一晶体管10的栅极连接第一扫描线,源极或漏极连接数据线均可;第二晶体管20的栅极连接输出节点A,源极连接电源电压;第三晶体管30的栅极与第一扫描线连接,源极或漏极连接发光器件50均可。上述的器件的具体连接为示例说明,不做具体限制。
[0037]
该像素电路被驱动,在一个发光时间段,包括数据写入阶段和发光阶段。需要说明的是,对发光器件50的控制包括发光和不发光,例如,数字信号“1”表示发光器件50发光,数字信号“0”表示发光器件50不发光,对于数字信号“1”或“0”均包括数据写入阶段和发光阶段,区别之处在于,在数字信号“1”中发光阶段的发光器件50处于发光状态,在数字信号“0”中发光阶段的发光器件50处于熄灭状态。
[0038]
一个具体实现中,以图1中的像素电路结构为例,若第一晶体管10和第二晶体管20为P型薄膜晶体管,第三晶体管30为N型薄膜晶体管,由于第一 晶体管10和第三晶体管30的类型不同,第一扫描线与第二扫描线传输的电压信号相同,因此,可将第一晶体管10的控制端与第三晶体管30的控制端连接在同一个扫描线上。数字信号“1”,数据写入阶段:扫描线传输的电压信号为低电压信号,第一晶体管10处于导通状态,数据线传输数据信号至存储器件40,存储器件40放电至输出节点A的电压为低电压,并将数据信号存储于存储器件40中,第二晶体管20在输出节点A的低电压的控制下处于导通状态,由于第一晶体管10和第三晶体管30的类型不同,第三晶体管30处于关闭状态;发光阶段:扫描线传输的电压信号为高电压信号,第一晶体管10处于关闭状态,第三晶体管30处于导通状态,第二晶体管20接收控制线传输的驱动信号并通过第三晶体管30将驱动信号传输至发光器件50,控制发光器件50的亮度。
[0039]
数字信号“0”,数据写入阶段,扫描线输出的电压信号为低电压信号,第一晶体管10处于导通状态,数据线传输数据信号至存储器件40,存储器件40充电至输出节点A的电压为高电压,并将数据信息存储于存储器件40中,第二晶体管20在输出节点A的高电压的控制下处于关闭状态;发光阶段:扫描线输出电压信号为高电压信号,第一晶体管10处于关闭状态,第三晶体管30处于导通状态,第二晶体管20接收的控制线传输的驱动信号控制发光器件50不发光,发光器件50处于熄灭状态。
[0040]
上述的控制过程中,数据写入阶段,由于第三晶体管30的作用,发光器件OLED处于不发光的状态。
[0041]
本实施方式中第二晶体管20是驱动管,第二晶体管20的控制端与输出节点A连接,通过存储器件40接收控制线传输的驱动信号,在发光阶段控制发光器件50的亮度,使得像素电路在存储器件40的容量有限的情况下实现对 发光器件50亮度均一性的控制,这种通过控制端输出的驱动信号控制发光器件50的亮度的方式,提高用户体验。
[0042]
以上仅为举例说明,并不对本申请的技术方案构成限定。
[0043]
设置第二晶体管的控制端与输出节点连接,存储器件获取控制线传输的驱动信号,第二晶体管的控制端接收控制线传输的驱动信号,通过第三晶体管控制发光器件的亮度,使得发光器件在驱动信号的控制下进行发光,使得像素电路的发光亮度可控,在像素电路中存储器件的存储容量一定的情况下实现对发光器件的亮度的调节,提高用户体验,另外,由于第一晶体管和第三晶体管的类型不同,在像素电路中第一晶体管处于导通状态时,第三晶体管处于关闭状态,使得在数据线传输数据信号的过程中发光器件不发光,提高了像素电路亮度均一性的控制。
[0044]
本申请的第二实施方式涉及一种像素电路,第二实施方式与第一实施方式大致相同,主要区别之处在于:本申请第二实施方式中给出了具体的像素电路的结构,如图2和图3所示。
[0045]
设置第三晶体管T3用于在数据写入阶段控制发光器件OLED不发光,第一晶体管T1与第三晶体管T3均为开关管,可以是相同类型的开关管,也可以是不同类型的开关管,具体包括第一晶体管T1与第三晶体管T3为不同类型的图2所示像素电路,以及第一晶体管T1与第三晶体管T3为相同类型的图3所示的像素电路。
[0046]
在像素电路为了实现对发光器件的发光亮度的精确控制,提高显示效果,控制发光器件在数据写入阶段不发光,在发光阶段根据数据信息进行发光,实现对像素电路的显示屏的亮度灰阶进行严格的控制,并且通过控制端传输的驱 动信号控制发光器件的亮度。第三晶体管T3与发光器件OLED串联连接,控制端接收第二扫描线传输的电压信号的控制。具体地说,若第一晶体管T1与第三晶体管T3的类型相同,为保证在数据写入阶段时,第一晶体管T1处于导通状态,第三晶体管T3处于关闭状态,第一扫描线传输的电压信号与第二扫描线传输的电压信号相反,如图4所示的第一扫描线传输的电压信号与第二扫描线传输的电压信号的时序图。若第一晶体管T1与第三晶体管T3的类型不同,如图2中第一晶体管T1为P型薄膜晶体管,第三晶体管T3为N型薄膜晶体管,在相同的电压信号的控制下,第一晶体管T1和第三晶体管T3的状态不同,如,在低电压信号的控制下,第一晶体管T1处于导通状态,第三晶体管T3处于关闭状态,因此,第一晶体管T1的控制端和第三晶体管T3的控制端均连接于同一扫描线,或者,第一扫描线与第二扫描线传输的电压信号相同。
[0047]
图示2中,第一晶体管T2和第二晶体管T2为P型薄膜晶体管,第三晶体管T3为N型薄膜晶体管,由于第一扫描线与第二扫描线传输的电压信号相同,因此,将第三晶体管T3的控制端连接至第一晶体管T1的控制端;图示3中,第一晶体管T1、第二晶体管T2和第三晶体管T3均为P型薄膜晶体管。图示2和图示3中的发光器件均为OLED,存储器件均为电容元件C1。
[0048]
在图3中像素电路的第一晶体管T1、第二晶体管T2和第三晶体管T3均为P型薄膜晶体管,因而可认为像素电路为纯P型的像素电路。该纯P型的像素电路可采用低温多晶硅技术(LTPS,Low Temperature Poly-silicon)工艺制作,有利于降低工艺难度,因而有利于像素电路的推广和生产。
[0049]
一个具体实现中,在一个子帧时间段,具体为将一帧画面在时间上分成多个子帧,每个子帧对应各自的扫描时间,在扫描阶段先进行数据写入再通过 驱动晶体管控制发光器件的亮度。如图5所示一个子帧时间段中的电压变化示意,在一个子帧时间段中,图示5中的SEL表示扫描线输出的电压信号,DATA表示写入的数据,图5表示的数字信号为“1”时的像素电路的驱动过程。
[0050]
图2所示的电路中第二晶体管T2工作在饱和区,且第二晶体管T2栅极和源极之间的电压Vgs与电源电压VDD和Vctrl相关,其中,VDD是预设置,Vctrl用于控制发光器件的亮度,可保证整个控制面板上的像素电路的亮度的均一性。
[0051]
在像素电路中每个子帧的时间可以是不相同的,例如,像素电路在显示一帧画面时,该帧画面在时间上会被分成多个子帧,每个子帧完成扫描的时间分别是1t、1/2t、1/4t、1/8t…,t表示该帧画面的全部扫描时间,一个具体实现中,该帧画面的灰阶达到256时,需要8个子帧,第8个子帧的时间为1/128t。
[0052]
以上仅为举例说明,并不对本申请的技术方案构成限定。
[0053]
本申请的第三实施方式涉及一种像素电路的驱动方法,应用于上述第一或第二实施方式中,其像素电路的驱动方法的流程如图6所示,包括如下实施步骤:
[0054]
步骤301:在第一扫描线输出的第一电压信号的控制下第一晶体管处于导通状态,在第二扫描线输出的第三电压信号的控制下第三晶体管处于关闭状态。
[0055]
相应的,第二扫描线输出的第三电压信号控制第三晶体管处于关闭状态,则发光器件处于熄灭状态。
[0056]
第一电压需要根据像素电路中的第一晶体管的类型设置,此处仅是说明第一电压信号控制第一晶体管处于对应的状态,具体根据像素电路中的器件设 置,此处不做限制。
[0057]
步骤302:第一晶体管将数据线输出的数据信号传输至存储器件。
[0058]
第一晶体管将数据线输出的数据信号传输至存储器件的过程中,数据信号包含数字信息,且数据信号控制存储器件进行充电或放电,在充电或放电执行完成之后,控制第一晶体管关闭。
[0059]
第一晶体管将数据线输出的数据信号传输至存储器件的过程中,第三晶体管在第二扫描线输出的第三电压信号的控制下处于关闭状态,发光器件处于熄灭状态。也就是说在数据写入阶段,发光器件不发光。
[0060]
步骤303:在第一扫描线输出的第二电压信号的控制下第一晶体管处于关闭状态,在第二扫描线输出的第四电压信号的控制下第三晶体管处于导通状态。
[0061]
步骤304:判断数据信号是否控制存储器件放电,若为是,执行步骤305,否则,执行步骤306。
[0062]
步骤305:在存储器件的第一输出电压信号的控制下第二晶体管处于导通状态,第二晶体管通过存储器件接收驱动信号,通过第三晶体管驱动发光器件。
[0063]
驱动信号包括驱动电流和/或驱动电压。驱动信号用于控制发光器件的亮度。
[0064]
驱动信号包括驱动电流或者驱动电压,根据发光器件的特性设置不同的驱动信号,电流驱动的发光器件设置驱动信号为驱动电流,电压驱动的发光器件设置驱动信号为驱动电压。当发光器件既包括电流驱动的发光器件又包括电压驱动的发光器件时,驱动信号包括驱动电流和驱动电压。
[0065]
一个具体实现中,数据信号控制存储器件放电,且第一晶体管将数据线输出的数据信号传输至存储器件之后,驱动方法还包括:数据信号控制存储器件放电,确定第二晶体管的控制端为低电压信号后存储器件停止放电。
[0066]
另一具体实现中,数据信号控制存储器件充电,且通过第一晶体管将数据线输出的数据信号传输至存储器件之后,驱动方法还包括:数据信号控制存储器件充电,确定第二晶体管的控制端为高电压信号后存储器件停止充电。
[0067]
步骤306:在存储器件的第二输出电压信号控制下第二晶体管处于关闭状态。
[0068]
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包括相同的逻辑关系,都在本专利的保护范围内;对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其算法和流程的核心设计都在该专利的保护范围内。
[0069]
本实施方式为与第一或第二实施方式相对应的驱动方法实施例,本实施方式可与第一或第二实施方式互相配合实施。第一或第二实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第一或第二实施方式中。
[0070]
本申请第四实施方式涉及一种显示装置,包括上述第一或第二实施方式中的像素电路。
[0071]
显示装置上的像素电路均设置在控制面板上,具体像素电路的排列设置方式不做具体限制,显示装置中包括至少一个的像素电路,用于显示装置进行 显示。
[0072]
一个具体实现中,以图2中的像素电路为例,第二晶体管T2与电源电压VDD连接,则第二晶体管的栅极和源极之间的驱动电压表示为:Vgs=VDD-Vctrl;其中,Vgs表示第二晶体管的驱动电压,VDD表示电源电压,Vctrl表示控制端传输的电压值。具体实现中,通过对像素电路中版图设计,将因版图设计中线路布局或像素电路结构布局对VDD和Vctrl的影响降低,保证在显示装置中的控制面板上的像素电路的亮度均一性。
[0073]
本实施方式为与第一或第二实施方式相对应的装置实施例,本实施方式可与第一或第二实施方式互相配合实施。第一或第二实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第一或第二实施方式中。

权利要求书

[权利要求 1]
一种像素电路,包括:第一晶体管、第二晶体管、第三晶体管、存储器件和发光器件; 所述第一晶体管的控制端与第一扫描线连接,所述第一晶体管的第一端与数据线连接,所述第一晶体管的第二端连接输出节点;所述存储器件的第一端与所述输出节点连接,所述存储器件的第二端与控制线连接; 所述第二晶体管的控制端与所述输出节点连接,所述第二晶体管的第一端与电源电压连接,所述第二晶体管的第二端与所述第三晶体管的第一端连接; 所述第三晶体管的控制端与第二扫描线连接,所述第三晶体管的第二端与所述发光器件的阳极连接,所述发光器件的阴极接地。
[权利要求 2]
根据权利要求1所述的像素电路,其中,所述第一晶体管与所述第三晶体管的类型不同,所述第一扫描线传输的电压信号与所述第二扫描线传输的电压信号相同。
[权利要求 3]
根据权利要求1所述的像素电路,其中,所述第一晶体管与所述第三晶体管的类型相同,所述第一扫描线传输的电压信号与所述第二扫描线传输的电压信号相反。
[权利要求 4]
根据权利要求1所述的像素电路,其中,所述第一晶体管和所述第三晶体管为开关管,所述第二晶体管为驱动管。
[权利要求 5]
根据权利要求1-4任一项所述的像素电路,其中,所述第二晶体管为P型薄膜晶体管,所述第二晶体管的第一端为源极,所述第二晶体管的第二端为漏极。
[权利要求 6]
根据权利要求5所述的像素电路,其中,所述第一晶体管为P型薄膜晶体管,所述第三晶体管为N型薄膜晶体管;所述第三晶体管的控制端连接至所述第一晶体管的控制端。
[权利要求 7]
根据权利要求5所述的像素电路,其中,所述第一晶体管为P型薄膜晶体管;所述第三晶体管为P型薄膜晶体管。
[权利要求 8]
一种显示装置,包括如上述权利要求1-7任一项所述的像素电路。
[权利要求 9]
一种像素电路的驱动方法,应用于如权利要求1-7任一项所述的像素电路,所述像素电路的驱动方式包括: 在所述第一扫描线输出的第一电压信号的控制下所述第一晶体管处于导通状态,在所述第二扫描线输出的第三电压信号控制下,所述第三晶体管处于关闭状态; 所述第一晶体管将所述数据线输出的数据信号传输至所述存储器件; 在所述第一扫描线输出的第二电压信号的控制下所述第一晶体管处于关闭状态,在所述第二扫描线输出的第四电压信号的控制下所述第三晶体管处于导通状态; 在所述存储器件的第一输出电压信号的控制下所述第二晶体管处于导通状态,所述第二晶体管通过所述存储器件接收驱动信号,通过所述第三晶体管驱动所述发光器件; 其中,所述驱动信号包括驱动电流和/或驱动电压。
[权利要求 10]
根据权利要求9所述的像素电路的驱动方法,其中,在所述存储器件的第二输出电压信号控制下所述第二晶体管处于关闭状态。
[权利要求 11]
根据权利要求9所述的像素电路的驱动方法,其中,所述第二扫描线输出的所述第三电压信号的控制下所述第三晶体管处于关闭状态,所述发光器件处于熄灭状态。
[权利要求 12]
根据权利要求9所述的像素电路的驱动方法,其中,所述驱动信号用于控制所述发光器件的亮度。
[权利要求 13]
根据权利要求9-12任一项所述的像素电路的驱动方法,其中,若所述数据信号控制所述存储器件放电; 所述第一晶体管将数据线输出的数据信号传输至存储器件之后,所述像素电路的驱动方法还包括: 所述数据信号控制所述存储器件放电,确定所述第二晶体管的控制端为低电压信号后所述存储器件停止放电。
[权利要求 14]
根据权利要求9-12任一项所述的像素电路的驱动方法,其中,若所述数据信号控制所述存储器件充电; 所述通过所述第一晶体管将数据线输出的数据信号传输至存储器件之后,所述像素电路的驱动方法还包括: 所述数据信号控制所述存储器件充电,确定所述第二晶体管的控制端为高电压信号后所述存储器件停止充电。

附图

[ 图 1]  
[ 图 2]  
[ 图 3]  
[ 图 4]  
[ 图 5]  
[ 图 6]