Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020096758 - TSV REDUNDANCY AND TSV TEST SELECT SCHEME

Publication Number WO/2020/096758
Publication Date 14.05.2020
International Application No. PCT/US2019/057241
International Filing Date 21.10.2019
IPC
H01L 25/065 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/78
G01R 31/28 2006.01
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
Applicants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventors
  • SATO, Homare
  • KONDO, Chikara
  • IDE, Akira
Agents
  • ANDKEN, Kerry Lee
  • ENG, Kimton
  • QUECAN, Andrew F.
  • ITO, Mika
  • HEGSTROM, Brandon
  • MA, Yue Matthew
  • STERN, Ronald
  • MEIKLEJOHN, Paul T.
  • SPAITH, Jennifer
  • ORME, Nathan
  • CORDRAY, Michael S.
Priority Data
16/183,96108.11.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) TSV REDUNDANCY AND TSV TEST SELECT SCHEME
(FR) SCHÉMA DE SÉLECTION DE TEST TSV ET DE SÉLECTION DE TSV
Abstract
(EN)
An apparatus including through substrate vias (TSVs) used to interconnect stacked chips is described. The apparatus according to an embodiment includes a plurality of first selection lines each extending in a first direction; a plurality of second selection lines each extending in a second direction to cross the plurality of first selection lines; and a plurality of a TSV units disposed in intersections of the plurality of first selection lines and the plurality of second selection lines, respectively. Each TSV unit of the plurality of TSV units includes a TSV; a switch coupled to the TSV; and a selection circuit. The selection circuit is configured to control a switching state of the switch responsive to each of an associated one of the plurality of first selection lines and an associated one of the plurality of second selection lines being set to an active level.
(FR)
L'invention concerne un appareil comprenant des trous de liaison à travers le substrat (TSV) utilisés pour interconnecter des puces empilées. L'appareil selon un mode de réalisation comprend une pluralité de premières lignes de sélection s'étendant chacune dans une première direction ; une pluralité de secondes lignes de sélection s'étendant chacune dans une seconde direction pour croiser la pluralité de premières lignes de sélection ; et une pluralité d'unités TSV disposées dans des intersections de la pluralité de premières lignes de sélection et de la pluralité de secondes lignes de sélection, respectivement. Chaque unité TSV de la pluralité d'unités TSV comprend un TSV ; un commutateur couplé au TSV ; et un circuit de sélection. Le circuit de sélection est conçu pour commander un état de commutation du commutateur en réponse à chaque ligne de sélection associée parmi la pluralité de premières lignes de sélection et ligne de sélection associée parmi la pluralité de secondes lignes de sélection réglées à un niveau actif.
Also published as
Latest bibliographic data on file with the International Bureau