Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020096045 - NITRIDE SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD AND LAMINATED STRUCTURE

Publication Number WO/2020/096045
Publication Date 14.05.2020
International Application No. PCT/JP2019/043879
International Filing Date 08.11.2019
IPC
C30B 29/38 2006.01
CCHEMISTRY; METALLURGY
30CRYSTAL GROWTH
BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
29Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
10Inorganic compounds or compositions
38Nitrides
H01L 21/205 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth
205using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
H01L 21/304 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20-H01L21/26142
302to change the physical characteristics of their surfaces, or to change their shape, e.g. etching, polishing, cutting
304Mechanical treatment, e.g. grinding, polishing, cutting
Applicants
  • 株式会社サイオクス SCIOCS COMPANY LIMITED [JP]/[JP]
  • 住友化学株式会社 SUMITOMO CHEMICAL COMPANY, LIMITED [JP]/[JP]
Inventors
  • 吉田 丈洋 YOSHIDA Takehiro
Agents
  • 福岡 昌浩 FUKUOKA Masahiro
  • 橘高 英郎 KITTAKA Hideo
Priority Data
2018-21053608.11.2018JP
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) NITRIDE SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD AND LAMINATED STRUCTURE
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR À BASE DE NITRURE ET STRUCTURE STRATIFIÉE
(JA) 窒化物半導体基板の製造方法および積層構造体
Abstract
(EN)
A method for manufacturing a nitride semiconductor substrate using a vapor phase growth method, comprising: a step of preparing an underlying substrate which is made of a group III nitride semiconductor single crystal and in which a crystal plane having a low index closest to a main surface is a (0001) plane; an etching step of etching the main surface of the underlying substrate and roughening the main surface; a first step of epitaxially growing a group III nitride semiconductor single crystal on the main surface of the underlying substrate, generating a plurality of recesses configured of inclined interfaces other than the (0001) plane based on the roughened main surface of the underlying substrate, gradually expanding at least some of the plurality of recesses toward the upper side of the main surface of the underlying substrate, and growing a first layer having a first surface on which the (0001) plane is absent and which is configured only by the inclined interface; and a second step of epitaxially growing a group III nitride semiconductor single crystal on the first layer, eliminating the inclined interface, and growing a second layer having a mirrored second surface.
(FR)
L'invention concerne un procédé de fabrication d'un substrat semi-conducteur à base de nitrure à l'aide d'un procédé de croissance en phase vapeur, comprenant : une étape consistant à préparer un substrat sous-jacent, qui est en monocristal de semi-conducteur à base de nitrure du groupe III et dans lequel un plan cristallin présentant un faible indice le plus proche d'une surface principale est un plan (0001) ; une étape gravure consistant à graver la surface principale du substrat sous-jacent et à rendre rugueuse la surface principale ; une première étape consistant à faire croître de manière épitaxiale un monocristal de semi-conducteur à base de nitrure du groupe III sur la surface principale du substrat sous-jacent, à générer une pluralité d'évidements, configurés par des interfaces inclinées différemment que le plan (0001), reposant sur la surface principale rugueuse du substrat sous-jacent, à étendre progressivement au moins une partie de la pluralité d'évidements vers le côté supérieur de la surface principale du substrat sous-jacent et à faire croître une première couche présentant une première surface sur laquelle le plan (0001) est absent et qui est configurée uniquement par l'interface inclinée ; et une deuxième étape consistant à faire croître de manière épitaxiale un monocristal de semi-conducteur à base de nitrure du groupe III sur la première couche, à éliminer l'interface inclinée et à faire croître une deuxième couche présentant une deuxième surface en miroir.
(JA)
気相成長法を用いた窒化物半導体基板の製造方法であって、III族窒化物半導体の単結晶からなり、主面に対して最も近い低指数の結晶面が(0001)面である下地基板を準備する工程と、下地基板の主面をエッチングし、該主面を粗面化させるエッチング工程と、下地基板の主面上にIII族窒化物半導体の単結晶をエピタキシャル成長させ、粗面化された下地基板の主面を起因として、(0001)面以外の傾斜界面で構成される複数の凹部を単結晶の表面に生じさせ、下地基板の主面の上方に行くにしたがって複数の凹部の少なくともいずれかを徐々に拡大させ、(0001)面が消失し傾斜界面のみで構成される第1面を有する第1層を成長させる第1工程と、第1層上にIII族窒化物半導体の単結晶をエピタキシャル成長させ、傾斜界面を消失させ、鏡面化された第2面を有する第2層を成長させる第2工程と、を有する。
Also published as
Latest bibliographic data on file with the International Bureau