Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020095412 - SEMICONDUCTOR DEVICE

Publication Number WO/2020/095412
Publication Date 14.05.2020
International Application No. PCT/JP2018/041504
International Filing Date 08.11.2018
IPC
H01L 21/336 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18the devices having semiconductor bodies comprising elements of group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
334Multistep processes for the manufacture of devices of the unipolar type
335Field-effect transistors
336with an insulated gate
H01L 29/78 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66Types of semiconductor device
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76Unipolar devices
772Field-effect transistors
78with field effect produced by an insulated gate
Applicants
  • サンケン電気株式会社 SANKEN ELECTRIC CO., LTD. [JP]/[JP]
Inventors
  • 藤田 直人 FUJITA Naoto
Agents
  • 三好 秀和 MIYOSHI Hidekazu
  • 高橋 俊一 TAKAHASHI Shunichi
  • 伊藤 正和 ITO Masakazu
  • 高松 俊雄 TAKAMATSU Toshio
Priority Data
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract
(EN)
This semiconductor device is provided with: a second conductive-type embedded region (20) that is embedded in a part of the upper surface of a first conductive-type semiconductor substrate (10); a second conductive-type first semiconductor region (30) that is disposed above the semiconductor substrate (10) so as to cover the embedded region (20) and that has an impurity concentration lower than that of the embedded region (20); a first conducive-type connection region (40) that is embedded in a part of the upper surface of the semiconductor substrate (10) in a remaining region obtained by excluding the region where the first semiconductor region (30) is disposed, and that has a side surface connected to an extension region (31) which is a part of the lower part of the first semiconductor region (30); and a first conductive-type second semiconductor region (50) that is disposed on the upper surface of the connection region (40) and has a side surface connected to the first semiconductor region (30). The extension region (31) of the first semiconductor region (30) extends below the end of the second semiconductor region (50), and comes into contact with the side surface of the connection region (40).
(FR)
L'invention concerne un dispositif à semi-conducteur comprenant : une région incorporée de second type de conductivité (20) qui est intégrée dans une partie de la surface supérieure d'un premier substrat semi-conducteur de premier type de conductivité (10) ; une région semi-conductrice de second type de conductivité (30) qui est disposée au-dessus du substrat semi-conducteur (10) de manière à recouvrir la région incorporée (20) et qui a une concentration d'impuretés inférieure à celle de la région incorporée (20) ; une région de connexion de premier type de conductivité (40) qui est incorporée dans une partie de la surface supérieure du substrat semi-conducteur (10) dans une région restante obtenue en excluant la région où la première région semi-conductrice (30) est disposée, et qui a une surface latérale reliée à une région d'extension (31) qui est une partie de la partie inférieure de la première région semi-conductrice (30) ; et une région semi-conductrice de premier type de conductivité (50) qui est disposée sur la surface supérieure de la région de connexion (40) et a une surface latérale connectée à la première région semi-conductrice (30). La région d'extension (31) de la première région semi-conductrice (30) s'étend au-dessous de l'extrémité de la seconde région semi-conductrice (50), et vient en contact avec la surface latérale de la région de connexion (40).
(JA)
半導体装置は、第1導電型の半導体基板(10)の上面の一部に埋め込まれた第2導電型の埋設領域(20)と、埋設領域(20)を覆って半導体基板(10)の上方に配置された、埋設領域(20)よりも不純物濃度の低い第2導電型の第1半導体領域(30)と、第1半導体領域(30)の配置された領域の残余の領域で半導体基板(10)の上面の一部に埋め込まれ、第1半導体領域(30)の下部の一部である延伸領域(31)と側面が接続する第1導電型の接続領域(40)と、接続領域(40)の上面に配置され、第1半導体領域(30)に側面が接続する第1導電型の第2半導体領域(50)を備える。第1半導体領域(30)の延伸領域(31)が、第2半導体領域(50)の端部の下方を延伸して接続領域(40)の側面と接する。
Latest bibliographic data on file with the International Bureau