Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020093391 - CHIP INTEGRATED WITH AT LEAST TWO DIES

Publication Number WO/2020/093391
Publication Date 14.05.2020
International Application No. PCT/CN2018/114890
International Filing Date 09.11.2018
IPC
H01L 23/525 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
525with adaptable interconnections
Applicants
  • 华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventors
  • 顾识群 GU, Shiqun
  • 夏禹 XIA, Yu
Priority Data
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) CHIP INTEGRATED WITH AT LEAST TWO DIES
(FR) PUCE INTÉGRÉE À AU MOINS DEUX DÉS
(ZH) 一种集成有至少两个裸片的芯片
Abstract
(EN)
A chip (100). The chip comprises a first die (110) and a second die (130); the second die (130) is provided on the first die (110); the chip (100) is further provided with a dielectric filling layer (140); the dielectric filling layer (140) is provided with a through dielectric via (150) and a connecting metal (160); and the first die (110) is coupled to the second die (130) by means of the through dielectric via (150) and the connecting metal (160). According to the chip (100), the planar area of the chip (100) can be reduced, and manufacturing costs are low.
(FR)
La présente invention concerne une puce (100). La puce comprend un premier dé (110) et un second dé (130) ; le second dé (130) est disposé sur le premier dé (110) ; la puce (100) est en outre pourvue d'une couche de remplissage diélectrique (140) ; la couche de remplissage diélectrique (140) est pourvue d'un trou d'interconnexion traversant le diélectrique (150) et d'une métallisation de connexion (160) ; et le premier dé (110) est couplé au second dé (130) au moyen du trou d'interconnexion traversant le diélectrique (150) et de la métallisation de connexion (160). Selon la puce (100), l'aire plane de la puce (100) peut être réduite, et les coûts de fabrication sont bas.
(ZH)
一种芯片(100),其包括第一裸片(110)和第二裸片(130),所述第二裸片(130)设置在所述第一裸片上(110),所述芯片(100)中还设有填充介质层(140),所述填充介质层(140)中设有介质通道(Through Dielectric Via)(150)和连接金属(160),所述第一裸片(110)通过所述介质通道(150)和所述连接金属(160)与所述第二裸片(130)耦合;该芯片(100)能够降低芯片(100)的平面面积,并且制造成本较低。
Latest bibliographic data on file with the International Bureau