Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020091985 - MULTI-MODULUS FREQUENCY DIVIDERS

Publication Number WO/2020/091985
Publication Date 07.05.2020
International Application No. PCT/US2019/056099
International Filing Date 14.10.2019
IPC
H03L 7/193 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
18using a frequency divider or counter in the loop
183a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
193the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
H03K 21/02 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
21Details of pulse counters or frequency dividers
02Input circuits
H03K 21/38 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
21Details of pulse counters or frequency dividers
38Starting, stopping, or resetting the counter
CPC
H03K 19/20
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
20characterised by logic function, e.g. AND, OR, NOR, NOT circuits
H03K 21/02
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
21Details of pulse counters or frequency dividers
02Input circuits
H03K 21/026
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
21Details of pulse counters or frequency dividers
02Input circuits
026comprising logic circuits
H03K 21/08
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
21Details of pulse counters or frequency dividers
08Output circuits
H03K 21/10
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
21Details of pulse counters or frequency dividers
08Output circuits
10comprising logic circuits
H03K 21/38
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
21Details of pulse counters or frequency dividers
38Starting, stopping or resetting the counter
Applicants
  • MICROCHIP TECHNOLOGY INCORPORATED [US]/[US]
Inventors
  • PATEL, Pancham R.
  • HEIDARI, Esmael
Agents
  • NIXON, Jason P.
  • BACA, Andrew J.
  • BAKER, Gregory C.
  • BEZDJIAN, Daniel J.
  • BOOTH, Brett C.
  • FLORES, Jesse M.
  • GUNN, J. Jeffrey
  • LOFDAHL, Jordan
  • WALKOWSKI, Joseph A.
  • WATSON, James C.
  • WOODHOUSE, Kyle M.
  • WRIGHT, W. James
Priority Data
16/270,20807.02.2019US
62/754,16601.11.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) MULTI-MODULUS FREQUENCY DIVIDERS
(FR) DIVISEURS DE FRÉQUENCE À MODULES MULTIPLES
Abstract
(EN)
Various embodiments relate to multi-modulus frequency dividers, devices including the same, and associated methods of operation. A method of operating a multi-modulus divider (MMD) may include determining a common state for the MMD, wherein the MMD is configured to enter the common state regardless of a divisor value applied to the MMD. The method may further include receiving an integer value at the MMD. Further, the method may include setting the divisor value equal to the integer value. The method may also include receiving an input signal at a first frequency and generating an output signal at a second, lower frequency based on the divisor value. The method may also include receiving a second integer value at the MMD. The method may further include setting the divisor value equal to the second integer value in response to a detected current state of the MMD matching the common state for the MMD.
(FR)
L'invention concerne, dans divers modes de réalisation, des diviseurs de fréquence à modules multiples, des dispositifs comprenant ceux-ci et des procédés de fonctionnement associés. Un procédé de fonctionnement d'un diviseur à modules multiples (MMD) peut comprendre la détermination d'un état commun pour le MMD, le MMD étant configuré pour entrer dans l'état commun indépendamment d'une valeur de diviseur appliquée au MMD. Le procédé peut en outre comprendre la réception d'une valeur de nombre entier au niveau du MMD. En outre, le procédé peut comprendre l'établissement de la valeur de diviseur égale à la valeur de nombre entier. Le procédé peut également comprendre la réception d'un signal d'entrée à une première fréquence et la génération d'un signal de sortie à une deuxième fréquence inférieure sur la base de la valeur de diviseur. Le procédé peut également comprendre la réception d'une deuxième valeur de nombre entier au niveau du MDD. Le procédé peut en outre comprendre l'établissement de la valeur de diviseur égale à la deuxième valeur de nombre entier en réponse à un état en cours détecté du MMD concordant avec l'état commun pour le MMD.
Also published as
Latest bibliographic data on file with the International Bureau