Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020068988 - HARDWARE SIMULATION SYSTEMS AND METHODS FOR IDENTIFYING STATE-HOLDING LOOPS AND OSCILLATING LOOPS

Publication Number WO/2020/068988
Publication Date 02.04.2020
International Application No. PCT/US2019/052965
International Filing Date 25.09.2019
IPC
G06F 30/3308 2020.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design
30Circuit design
32Circuit design at the digital level
33Design verification, e.g. functional simulation or model checking
3308using simulation
G06F 30/33 2020.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design
30Circuit design
32Circuit design at the digital level
33Design verification, e.g. functional simulation or model checking
G06F 30/333 2020.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design
30Circuit design
32Circuit design at the digital level
333Design for testability , e.g. scan chain or built-in self-test
CPC
G06F 2119/18
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2119Details relating to the type or aim of the analysis or the optimisation
18Manufacturability analysis or optimisation for manufacturability
G06F 30/33
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
32Circuit design at the digital level
33Design verification, e.g. functional simulation or model checking
G06F 30/333
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
32Circuit design at the digital level
333Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
G06F 30/367
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
36Circuit design at the analogue level
367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Applicants
  • SYNOPSYS, INC. [US]/[US]
Inventors
  • COUDERT, Olivier
  • DURU, Florent
  • PENELOUX, Francois
Agents
  • O'CONNOR, Daniel J.
  • TABIBI, Ardeshir
  • SHU, Emily
  • BURROW, Lauren E.
  • SANDERS, Marisa
  • FRANCIA, Rahjima
  • ZOTTOLA, Dana
  • BLAISE, Russell P.
Priority Data
62/735,93025.09.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) HARDWARE SIMULATION SYSTEMS AND METHODS FOR IDENTIFYING STATE-HOLDING LOOPS AND OSCILLATING LOOPS
(FR) SYSTÈMES DE SIMULATION DE MATÉRIEL ET PROCÉDÉS D'IDENTIFICATION DE BOUCLES DE MAINTIEN D'ÉTAT ET DE BOUCLES OSCILLANTES
Abstract
(EN)
A circuit hardware emulation module is configured to identify oscillating subgraphs of an emulated graph, or to identify state-holding subgraphs of an emulated graph. The emulation module identifies one or more loops within an emulated circuit; generates an acyclic emulation of at least a portion of the emulated circuit, wherein the acyclic emulation is characterized by one or more loop breakers; generates a loop detector emulation of a hardware-based loop detector circuit based at least in part on a quantity of loop breakers n characterizing the acyclic emulation, wherein the loop detector emulation comprises at least one of an oscillation detector or a state-holding detector; and executes the loop detector emulation for a plurality of input values for the emulated circuit to generate an output indicating at least one of an oscillation status or a state-holding status of the emulated circuit.
(FR)
L’invention ‌concerne‌ ‌un‌ module d'émulation de matériel de circuit configuré pour identifier des sous-graphes oscillants d'un graphique émulé, ou pour identifier des sous-graphes de maintien d'état d'un graphique émulé. Le module d'émulation identifie une ou plusieurs boucles à l'intérieur d'un circuit émulé ; génère une émulation acyclique d'au moins une partie du circuit émulé, l'émulation acyclique étant caractérisée par un ou plusieurs disjoncteurs ; génère une émulation de détecteur de boucle d'un circuit de détecteur de boucle à base de matériel sur la base, au moins en partie, d'une quantité de disjoncteurs n caractérisant l'émulation acyclique, l'émulation de détecteur de boucle comprenant un détecteur d'oscillation et/ou un détecteur de maintien d'état ; et exécute l'émulation de détecteur de boucle pour une pluralité de valeurs d'entrée pour le circuit émulé afin de générer une sortie indiquant un état d'oscillation et/ou un état de maintien d'état du circuit émulé.
Latest bibliographic data on file with the International Bureau