Processing

Please wait...

Settings

Settings

1. WO2020008295 - COVALENTLY BONDED SEMICONDUCTOR INTERFACES

Publication Number WO/2020/008295
Publication Date 09.01.2020
International Application No. PCT/IB2019/055293
International Filing Date 24.06.2019
Chapter 2 Demand Filed 14.01.2020
IPC
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
67
Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components
H01L 21/67 (2006.01)
CPC
H01L 21/67155
H01L 21/67207
Applicants
  • G-RAY INDUSTRIES SA [CH/CH]; Rouges-Terres 61 2068 Hauterive, CH
Inventors
  • VON KÄNEL, Hans; CH
  • BRESSAN, Franco; IT
Agents
  • MOETTELI, John; CH
Priority Data
62/688,42022.06.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) COVALENTLY BONDED SEMICONDUCTOR INTERFACES
(FR) INTERFACES SEMI-CONDUCTRICES À LIAISON COVALENTE
Abstract
(EN)
Production system for wafer bonding comprising modules for wet chemical wafer cleaning and surface passivation and vacuum modules with base pressure in the ultrahigh vacuum regime for the removal of surface passivation, wafer flipping and alignment, low temperature annealing and wafer bonding, with all modules integrated in the same tool and individually serviceable. Methods for oxide-free covalent semiconductor wafer bonding include wet chemistry and vacuum processing at low temperatures compatible with CMOS processed wafers.
(FR)
La présente invention concerne un système de production pour une liaison de tranches, qui comprend des modules pour un nettoyage chimique à l'eau de tranches et une passivation de surface ainsi que des modules à vide avec une pression de base en régime ultravide pour une suppression de la passivation de surface, un retournement et un alignement de tranches, un recuit basse température et une liaison de tranches, tous les modules étant intégrés dans le même outil et chaque module pouvant faire l'objet d'une maintenance séparée. Des procédés de liaison covalente de tranches semi-conductrices sans oxyde incluent une analyse par voie humide et un traitement sous vide à des températures basses compatibles avec des tranches traitées CMOS.
Latest bibliographic data on file with the International Bureau