Processing

Please wait...

Settings

Settings

1. WO2020005856 - APPARATUSES AND METHODS FOR CONFIGURABLE MEMORY ARRAY BANK ARCHITECTURES

Publication Number WO/2020/005856
Publication Date 02.01.2020
International Application No. PCT/US2019/038773
International Filing Date 24.06.2019
IPC
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
10
Input/output (I/O) data interface arrangements, e.g. I/O data control circuits, I/O data buffers
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
8
Arrangements for selecting an address in a digital store
12
Group selection circuits, e.g. for memory block selection, chip selection, array selection
G11C 7/10 (2006.01)
G11C 8/12 (2006.01)
CPC
G06F 12/0292
G06F 12/10
G06F 2212/1012
G06F 3/0604
G06F 3/0629
G06F 3/0673
Applicants
  • MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, Idaho 83716, US
Inventors
  • GANS, Dean D.; US
  • SAITO, Shunichi; JP
Agents
  • ENG, Kimton; US
  • HEGSTROM, Brandon; US
  • ITO, Mika; US
  • CORDRAY, Michael S.; US
  • ANDKEN, Kerry Lee; US
  • QUECAN, Andrew F.; US
  • STERN, Ronald; US
  • SPAITH, Jennifer L.; US
  • MA, Yue Matthew; US
  • MEIKLEJOHN, Paul T.; US
Priority Data
16/022,42128.06.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) APPARATUSES AND METHODS FOR CONFIGURABLE MEMORY ARRAY BANK ARCHITECTURES
(FR) APPAREILS ET PROCÉDÉS DESTINÉS À DES ARCHITECTURES DE BANQUE DE RÉSEAU DE MÉMOIRE CONFIGURABLES
Abstract
(EN)
Apparatuses and methods for configurable memory array bank architectures are described. An example apparatus includes a mode register configured to store information related to bank architecture and a memory array including a plurality of memory banks. The plurality of memory banks are configured to be arranged in a bank architecture based at least in part on the information related to bank architecture stored in the mode register.
(FR)
L'invention concerne des appareils et des procédés destinés à des architectures de banque de réseau de mémoire configurables. Un appareil donné à titre d'exemple comprend un registre de mode configuré pour stocker des informations relatives à une architecture de banque et un réseau de mémoire comprenant une pluralité de banques de mémoire. La pluralité de blocs de mémoire sont configurés pour être agencés dans une architecture de banque sur la base, au moins en partie, des informations relatives à l'architecture de banque stockées dans le registre de mode.
Latest bibliographic data on file with the International Bureau