Processing

Please wait...

Settings

Settings

1. WO2020005447 - APPARATUSES, METHODS, AND SYSTEMS FOR INTEGRATED CONTROL AND DATA PROCESSING IN A CONFIGURABLE SPATIAL ACCELERATOR

Publication Number WO/2020/005447
Publication Date 02.01.2020
International Application No. PCT/US2019/034400
International Filing Date 29.05.2019
IPC
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
82
data or demand driven
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
78
comprising a single central processing unit
G06F 15/82 (2006.01)
G06F 15/78 (2006.01)
CPC
G06F 13/1668
G06F 13/4027
Applicants
  • INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors
  • FLEMING JR., Kermin E.; US
  • DIAMOND, Mitchell; US
  • ZOU, Ping; US
  • KEEN, Benjamin; US
Agents
  • SIMMONS, Scott A.; US
Priority Data
16/024,80130.06.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) APPARATUSES, METHODS, AND SYSTEMS FOR INTEGRATED CONTROL AND DATA PROCESSING IN A CONFIGURABLE SPATIAL ACCELERATOR
(FR) APPAREILS, PROCÉDÉS ET SYSTÈMES POUR UNE CONTRÔLE INTÉGRÉ ET UN TRAITEMENT DE DONNÉES DANS UN ACCÉLÉRATEUR SPATIAL CONFIGURABLE
Abstract
(EN)
Systems, methods, and apparatuses relating to integrated control and data processing in a configurable spatial accelerator are described. In one embodiment, a processor includes a core with a decoder to decode an instruction into a decoded instruction and an execution unit to execute the decoded instruction to perform a first operation; a plurality of processing elements; a network between the plurality of processing elements to transfer values between the plurality of processing elements; and a first processing element of the plurality of processing elements including a first plurality of input queues having a first width coupled to the network, a second plurality of input queues having a second, larger width coupled to the network, at least one first output queue having the first width coupled to the network, at least one second output queue having the second, larger width coupled to the network, a first operation circuitry coupled to the first plurality of input queues having the first width, a second operation circuitry coupled to the second plurality of input queues having the second, larger width, and a configuration register within the first processing element to store a configuration value that causes the first operation circuitry to perform a second operation on values from the first plurality of input queues to create a first resultant value, and when the first resultant value is a first value, the second operation circuitry is to perform a third operation on values from the second plurality of input queues to create a second resultant value and store the second resultant value in the at least one second output queue.
(FR)
La présente invention concerne des systèmes, des procédés et des appareils se rapportant à un contrôle intégré et à un traitement de données dans un accélérateur spatial configurable. Dans un mode de réalisation, un processeur comprend un cœur ayant un décodeur destiné à décoder une instruction en une instruction décodée et une unité d'exécution destinée à exécuter l'instruction décodée pour effectuer une première opération ; une pluralité d'éléments de traitement ; un réseau entre la pluralité d'éléments de traitement pour transférer des valeurs entre la pluralité d'éléments de traitement ; et un premier élément de traitement de la pluralité d'éléments de traitement comprenant une première pluralité de files d'attente d'entrée ayant une première largeur couplée au réseau, une seconde pluralité de files d'attente d'entrée ayant une seconde largeur plus importante couplée au réseau, au moins une première file d'attente de sortie ayant la première largeur couplée au réseau, au moins une seconde file d'attente de sortie ayant la seconde largeur plus importante couplée au réseau, un premier ensemble de circuits d'opération couplé à la première pluralité de files d'attente d'entrée ayant la première largeur, un second ensemble de circuits d'opération couplé à la seconde pluralité de files d'attente d'entrée ayant la seconde largeur plus importante, et un registre de configuration à l'intérieur du premier élément de traitement pour stocker une valeur de configuration qui contraint le premier ensemble de circuits d'opération à effectuer une deuxième opération sur des valeurs provenant de la première pluralité de files d'attente d'entrée pour créer une première valeur résultante, et, lorsque la première valeur résultante est une première valeur, le second ensemble de circuits d'opération doit effectuer une troisième opération sur des valeurs provenant de la seconde pluralité de files d'attente d'entrée pour créer une seconde valeur résultante et pour stocker la seconde valeur résultante dans la ou les secondes files d'attente de sortie.
Latest bibliographic data on file with the International Bureau