Processing

Please wait...

Settings

Settings

1. WO2020005438 - DEVICE, METHOD AND SYSTEM FOR PROVIDING A DELAYED CLOCK SIGNAL TO A CIRCUIT FOR LATCHING DATA

Publication Number WO/2020/005438
Publication Date 02.01.2020
International Application No. PCT/US2019/034208
International Filing Date 28.05.2019
IPC
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
5
Manipulating pulses not covered by one of the other main groups in this subclass
13
Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
135
by the use of time reference signals, e.g. clock signals
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
3
Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02
Generators characterised by the type of circuit or by the means used for producing pulses
027
by the use of logic circuits, with internal or external positive feedback
037
Bistable circuits
H03K 5/135 (2006.01)
H03K 3/037 (2006.01)
CPC
G09G 2310/08
G09G 2320/041
G09G 5/008
H03K 2005/00019
H03K 5/135
H03K 5/14
Applicants
  • INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, CA 95054, US
Inventors
  • MOZAK, Christopher; US
  • SAMPATH, Senthil Kumar; US
Agents
  • MILLER, Dermot G.; US
Priority Data
16/022,35728.06.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) DEVICE, METHOD AND SYSTEM FOR PROVIDING A DELAYED CLOCK SIGNAL TO A CIRCUIT FOR LATCHING DATA
(FR) DISPOSITIF, PROCÉDÉ ET SYSTÈME DE FOURNITURE D'UN SIGNAL D'HORLOGE RETARDÉ À UN CIRCUIT DE VERROUILLAGE DE DONNÉES
Abstract
(EN)
Techniques and mechanisms for determining a delay to be applied to a clock signal for synchronizing data communication. In an embodiment, a delay is applied to a first clock signal to generate a second clock signal, which is then communicated to a latch circuit via a clock signal distribution path. The delay is determined based on an evaluation of a first time needed for signal communication via a model of the clock signal distribution path. Such determining is further based on an evaluation of a second time for one cycle of a cyclical signal, where said cycle correspond to that of the first clock signal. In another embodiment, multiple different delays are applied each to a different respective clock signal, where each of said delays is based on both the evaluation of the first time and the evaluation of the second time.
(FR)
L'invention concerne des techniques et des mécanismes servant à déterminer un retard à appliquer à un signal d'horloge à des fins de synchronisation de communication de données. Selon un mode de réalisation, un retard est appliqué à un premier signal d'horloge pour générer un second signal d'horloge, qui est ensuite communiqué à un circuit de verrouillage par le biais d'un trajet de distribution de signal d'horloge. Le retard est déterminé sur la base d'une évaluation d'un premier temps nécessaire à une communication de signal par le biais d'un modèle du trajet de distribution de signal d'horloge. Une telle détermination est en outre basée sur une évaluation d'un second temps d'un cycle d'un signal cyclique, ledit cycle correspondant à celui du premier signal d'horloge. Selon un autre mode de réalisation, de multiples retards différents sont appliqués individuellement à un signal d'horloge respectif différent, chacun desdits retards étant basé à la fois sur l'évaluation du premier temps et sur l'évaluation du second temps.
Latest bibliographic data on file with the International Bureau