Processing

Please wait...

Settings

Settings

1. WO2020005334 - THREE-DIMENSIONAL FLAT NAND MEMORY DEVICE HAVING HIGH MOBILITY CHANNELS AND METHODS OF MAKING THE SAME

Publication Number WO/2020/005334
Publication Date 02.01.2020
International Application No. PCT/US2019/019979
International Filing Date 28.02.2019
IPC
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
[IPC code unknown for ERROR IPC Code incorrect: invalid subgroup (0=>999999)!]
[IPC code unknown for H01L 27/1157]
H01L 27/11551 (2017.01)
H01L 27/11578 (2017.01)
H01L 27/11524 (2017.01)
H01L 27/11529 (2017.01)
H01L 27/1157 (2017.01)
CPC
H01L 21/02532
H01L 27/11524
H01L 27/11529
H01L 27/11565
H01L 27/1157
H01L 27/11582
Applicants
  • SANDISK TECHNOLOGIES LLC [US/US]; 5080 Spectrum Drive Suite 1050W Addison, Texas 75001, US
Inventors
  • MAKALA, Raghuveer S.; US
  • ZHOU, Fei; US
  • KANAKAMEDALA, Senaka Krishna; US
  • LEE, Yao-Sheng; US
Agents
  • RADOMSKY, Leon; US
  • COHN, Joanna; US
  • CONNOR, David; US
  • GAYOSO, Tony; US
  • GILL, Matthew; US
  • GREGORY, Shaun; US
  • GUNNELS, Zarema; US
  • HANSEN, Robert M.; US
  • HUANG, Stephen D.; US
  • HYAMS, David; US
  • JOHNSON, Timothy; US
  • MAZAHERY, Benjamin; US
  • MURPHY, Timothy; US
  • NORRIS, Christine; US
  • O'BRIEN, Michelle; US
  • PARK, Byeongju; US
  • RUTT, Steven; US
  • SULSKY, Martin; US
Priority Data
16/021,89928.06.2018US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) THREE-DIMENSIONAL FLAT NAND MEMORY DEVICE HAVING HIGH MOBILITY CHANNELS AND METHODS OF MAKING THE SAME
(FR) DISPOSITIF DE MÉMOIRE NON-ET PLAT TRIDIMENSIONNEL COMPRENANT DES CANAUX À HAUTE MOBILITÉ ET PROCÉDÉS DE PRODUCTION
Abstract
(EN)
A three-dimensional memory device includes alternating stacks of insulating strips and electrically conductive strips laterally spaced apart by line trenches, and an alternating two-dimensional array of memory stack assemblies and dielectric pillar structures located in the line trenches. Each of the line trenches is filled with a respective laterally alternating sequence of memory stack assemblies and dielectric pillar structures. Each memory stack assembly includes a vertical semiconductor channel and a pair of memory film. The vertical semiconductor channel includes a semiconductor channel layer having large grains, which can be provided by a selective semiconductor growth from seed semiconductor material layers, sacrificial semiconductor material layers, or a single crystalline semiconductor material in a semiconductor substrate underlying the alternating stacks.
(FR)
L'invention concerne un dispositif de mémoire tridimensionnel comprenant des empilements alternés de bandes isolantes et de bandes électroconductrices espacées latéralement les unes des autres par des tranchées linéaires et un réseau bidimensionnel alterné d'ensembles d'empilements de mémoire et de structures de pilier diélectrique situées dans les tranchées linéaires. Chaque tranchée linéaire est remplie d'une séquence alternée latéralement de structures d'empilement de mémoire et de structures de pilier diélectrique. Chacune des structures d'empilement de mémoire comprend un canal semi-conducteur vertical et un film de mémoire. Le canal semi-conducteur vertical comprend une couche de canal semi-conducteur ayant de grands grains, qui peuvent être fournis par une croissance sélective de semi-conducteur à partir de couches de matériau semi-conducteur de germe, de couches de matériau semi-conducteur sacrificielles, ou d'un matériau semi-conducteur monocristallin dans un substrat semi-conducteur situés sous les empilements alternés.
Latest bibliographic data on file with the International Bureau