Processing

Please wait...

Settings

Settings

1. WO2020003663 - MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

Publication Number WO/2020/003663
Publication Date 02.01.2020
International Application No. PCT/JP2019/013142
International Filing Date 27.03.2019
IPC
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
50
Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/06-H01L21/326162
52
Mounting semiconductor bodies in containers
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
18
the devices having semiconductor bodies comprising elements of the fourth group of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30
Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20-H01L21/26142
301
to subdivide a semiconductor body into separate parts, e.g. making partitions
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
67
Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components
H01L 21/52 (2006.01)
H01L 21/301 (2006.01)
H01L 21/67 (2006.01)
CPC
H01L 21/52
H01L 21/67
Applicants
  • 日東電工株式会社 NITTO DENKO CORPORATION [JP/JP]; 大阪府茨木市下穂積1丁目1番2号 1-2, Shimohozumi 1-chome, Ibaraki-shi, Osaka 5678680, JP
Inventors
  • 三田亮太 MITA, Ryota; JP
  • 市川智昭 ICHIKAWA, Tomoaki; JP
Agents
  • 特許業務法人後藤特許事務所 GOTO & CO.; 大阪府大阪市北区紅梅町2番18号 2-18, Kobai-cho, Kita-ku, Osaka-shi, Osaka 5300038, JP
Priority Data
2018-12043626.06.2018JP
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置製造方法
Abstract
(EN)
This manufacturing method comprises: a step for pasting a sinter bonding sheet (10) side of a sheet body (X) having a laminated structure of a base material (B) and the sinter bonding sheet (10) onto a plurality of chips (C) arranged on a processing tape (T1), and then peeling off the base material B from the sinter bonding sheet (10); a step for picking up the chips (C) on the processing tape (T1) together with portions of the sinter bonding sheet (10) in close contact with the chips (C), and obtaining sinter bonding material layer-mounted chips (C); a step for temporarily fixing the sinter bonding material layer-mounted chips (C) to a substrate through the sinter bonding material layer (11); and a step for forming a sintered layer from the sinter bonding material layer (11), interposed between the temporarily fixed chips (C) and the substrate, by means of a heating process, and bonding the chips (C) to the substrate. The manufacturing method for a semiconductor device is suitable for efficiently supplying a sinter bonding material to the semiconductor chip while reducing loss of the sinter bonding material.
(FR)
L'invention concerne un procédé de fabrication comprenant : une étape consistant à coller un côté de feuille de liaison de frittage (10) d'un corps de feuille (X) ayant une structure stratifiée d'un matériau de base (B) et de la feuille de liaison par frittage (10) sur une pluralité de puces (C) disposées sur une bande de traitement (T1), puis à décoller le matériau de base B de la feuille de liaison par frittage (10) ; une étape consistant à saisir les puces (C) sur la bande de traitement (T1) conjointement avec des parties de la feuille de liaison par frittage (10) en contact étroit avec les puces (C), et obtenir des puces montées en couche de matériau de liaison par frittage (C) ; une étape pour fixer temporairement les puces montées en couche de matériau de liaison par frittage (C) à un substrat à travers la couche de matériau de liaison par frittage (11) ; et une étape consistant à former une couche frittée à partir de la couche de matériau de liaison par frittage (11), interposée entre les puces temporairement fixes (C) et le substrat, au moyen d'un processus de chauffage, et à lier les puces (C) au substrat. Ce procédé de fabrication pour un dispositif à semi-conducteur est approprié pour fournir efficacement le matériau de liaison par frittage à la puce semi-conductrice tout en réduisant la perte du matériau de liaison par frittage.
(JA)
本製造方法は、基材(B)と焼結接合用シート(10)との積層構造を有するシート体(X)における焼結接合用シート(10)の側を、加工用テープ(T1)上に並ぶ複数のチップ(C)に対して貼り合わせた後、基材Bを焼結接合用シート(10)から剥離する工程と、加工用テープ(T1)上のチップ(C)を、焼結接合用シート(10)において当該チップ(C)に密着している部分とともにピックアップして焼結接合用材料層付きチップ(C)を得る工程と、焼結接合用材料層付きチップ(C)をその焼結接合用材料層(11)を介して基板に仮固定する工程と、仮固定されたチップ(C)と基板の間に介在する焼結接合用材料層(11)から加熱過程を経て焼結層を形成して当該チップ(C)を基板に接合する工程とを含む。本半導体装置製造方法は、焼結接合用材料のロスを低減しつつ半導体チップへの焼結接合用材料の供給を効率よく行うのに適する。
Latest bibliographic data on file with the International Bureau