Processing

Please wait...

Settings

Settings

1. WO2020002433 - ASYNCHRONOUS COMMUNICATION

Publication Number WO/2020/002433
Publication Date 02.01.2020
International Application No. PCT/EP2019/067013
International Filing Date 26.06.2019
IPC
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38
Information transfer, e.g. on bus
40
Bus structure
G06F 13/40 (2006.01)
CPC
G06F 13/4054
Applicants
  • NORDIC SEMICONDUCTOR ASA [NO/NO]; Otto Nielsens veg 12 7052 Trondheim, NO
Inventors
  • DEKENS, Berend; NO
Agents
  • DEHNS; St Bride's House 10 Salisbury Square London Greater London EC4Y 8JD, GB
Priority Data
1810785.429.06.2018GB
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) ASYNCHRONOUS COMMUNICATION
(FR) COMMUNICATION ASYNCHRONE
Abstract
(EN)
A method of transferring data from a first bus (11) to a second bus (13) across an asynchronous interface (7) using an asynchronous bridge (2). The bridge (2) comprises a bus slave module (4), connected to the first bus (11), comprising a forward-channel initiator (8) in a first power and/or clock domain; and a bus master module (6), connected to the second bus (13), comprising a forward-channel terminator (22) in a second power and/or clock domain. The forward-channel initiator (8) and terminator (22) are in communication to form a forward lockable mutex for arbitrating access to signals used to transfer data from the first domain to the second domain. If the mutex is locked (40), a forward data channel (43) is used to transfer data between the domains. Otherwise if the mutex is unlocked (40), the forward channel initiator (8) toggles a status request signal (36) and the forward channel terminator (22) toggles a status acknowledge signal (38) in response, the mutex thereby becoming locked.
(FR)
L’invention ‌concerne‌ ‌un‌ procédé de transfert de données d'un premier bus (11) à un second bus (13) à travers une interface asynchrone (7) à l'aide d'un pont asynchrone (2). Le pont (2) comprend un module esclave de bus (4), connecté au premier bus (11), comprenant un initiateur de canal aller (8) dans un premier domaine de puissance et/ou d'horloge ; et un module maître de bus (6), connecté au second bus (13), comprenant un terminateur de canal aller (22) dans un second domaine de puissance et/ou d'horloge. L'initiateur (8) et le terminateur (22) de canal aller sont en communication pour former un mutex verrouillable vers l'avant pour arbitrer l'accès à des signaux utilisés pour transférer des données du premier domaine au second domaine. Si le mutex est verrouillé (40), un canal de données aller (43) est utilisé pour transférer des données entre les domaines. Sinon, si le mutex est déverrouillé (40), l'initiateur de canal aller (8) bascule un signal de demande d'état (36) et le terminateur de canal aller (22) bascule un signal d'accusé de réception d'état (38) en réponse, le mutex devenant ainsi verrouillé.
Latest bibliographic data on file with the International Bureau