Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2020001594) METHOD AND CIRCUIT FOR REDUCING CURRENT FOR GATE DRIVER ON ARRAY CIRCUIT AND LIQUID CRYSTAL DISPLAY
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2020/001594 International Application No.: PCT/CN2019/093597
Publication Date: 02.01.2020 International Filing Date: 28.06.2019
IPC:
G09G 3/36 (2006.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
34
by control of light from an independent source
36
using liquid crystals
Applicants:
深圳市华星光电半导体显示技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区公明街道塘明大道9-2号 No.9-2, Tangming Road, Gongming Street, Guangming New District Shenzhen, Guangdong 518132, CN
Inventors:
陈仁禄 CHEN, Renlu; CN
Agent:
深圳翼盛智成知识产权事务所(普通合伙) ESSEN PATENT&TRADEMARK AGENCY; 中国广东省深圳市 福田区深南大道6021号喜年中心A座1709-1711 Room 1709-1711 Block A, Hailrun Complex, NO. 6021 Shennan Blvd, Futian District ShenZhen, Guangdong 518040, CN
Priority Data:
201810695976.329.06.2018CN
Title (EN) METHOD AND CIRCUIT FOR REDUCING CURRENT FOR GATE DRIVER ON ARRAY CIRCUIT AND LIQUID CRYSTAL DISPLAY
(FR) PROCÉDÉ ET CIRCUIT DE RÉDUCTION DE COURANT POUR CIRCUIT D'ATTAQUE DE GRILLE SUR MATRICE, ET ÉCRAN À CRISTAUX LIQUIDES
(ZH) 降低阵列基板行驱动电流的电路及方法和液晶显示器
Abstract:
(EN) A gate driver circuit on an array substrate comprises: a first level conversion chip (100), for receiving a first clock signal (CK) of the gate driver circuit (400) on the array substrate; a second level conversion chip (200), for receiving a second clock signal (LC) of the gate driver circuit (400) on the array substrate; and a resistor module (300), comprising a first resistor (302) and a second resistor (304), the resistor module (300) adjusting a fist current (IA1) corresponding to the first clock signal (CK) by means of the first resistor (302) to form a first control signal (CON1) having a first control current (IAC1), and adjusting a second current (IAC2) corresponding to the second clock signal (LC) by means of the second resistor (304) to form a second control signal (CON2) having a second control current (IAC2). The gate driver circuit on an array substrate can effectively reduce the current of the gate driver circuit generated due to a large number of gates, e.g., a gate driver circuit on an array substrate having 2160*3 = 6480 gates, which has tri-gate transistors and is applicable to an ultra-high definition liquid crystal panel.
(FR) L'invention porte sur un circuit d'attaque de grille sur substrat de matrice (GoA), qui comprend : une première puce de conversion de niveau (100), pour recevoir un premier signal d'horloge (CK) du circuit d'attaque de grille sur substrat de matrice (400); une seconde puce de conversion de niveau (200), pour recevoir un second signal d'horloge (LC) du circuit d'attaque de grille sur substrat de matrice (400); et un module de résistance (300), comprenant une première résistance (302) et une seconde résistance (304), le module de résistance (300) ajustant un premier courant (IA1) correspondant au premier signal d'horloge (CK) au moyen de la première résistance (302) pour former un premier signal de commande (CON1) ayant un premier courant de commande (IAC1), et ajustant un second courant (IAC2) correspondant au second signal d'horloge (LC) au moyen de la seconde résistance (304) pour former un second signal de commande (CON2) ayant un second courant de commande (IAC2). Le circuit d'attaque de grille sur substrat de matrice peut réduire efficacement le courant du circuit d'attaque de grille généré en raison d'un grand nombre de grilles, par exemple pour un circuit d'attaque de grille sur substrat de matrice comportant 2160 * 3 = 6480 grilles, qui comprend des transistors à trois grilles et est applicable à un écran à cristaux liquides à ultra haute définition.
(ZH) 一种阵列基板上栅极驱动电路包括:第一电平转换芯片(100),接收阵列基板上栅极驱动电路(400)的第一时钟信号(CK);第二电平转换芯片(200),用以接收阵列基板上栅极驱动电路(400)的第二时钟信号(LC);以及电阻模块(300),包括第一电阻(302)及第二电阻(304),电阻模块(300)通过第一电阻(302)调整第一时钟信号(CK)对应的第一电流(IA1),以形成具有第一控制电流(IAC1)的第一控制信号(CON1),并且通过第二电阻(304)调整第二时钟信号(LC)对应的第二电流(IAC2),以形成具有第二控制电流(IAC2)的一第二控制信号(CON2)。阵列基板上栅极驱动电路可有效降低栅极驱动电路因为大量的栅极数目(如栅极数目为2160*3=6480的阵列基板上栅极驱动电路),其具有三栅结构的晶体管,适用于超高清液晶面板所产生的电流。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)