Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019068050) MECHANISM TO ENTER OR EXIT RETENTION LEVEL VOLTAGE WHILE A SYSTEM-ON-A-CHIP IS IN LOW POWER MODE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/068050 International Application No.: PCT/US2018/053649
Publication Date: 04.04.2019 International Filing Date: 28.09.2018
IPC:
G06F 1/32 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
1
Details not covered by groups G06F3/-G06F13/82
26
Power supply means, e.g. regulation thereof
32
Means for saving power
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054-1549, US
Inventors:
BIBIKAR, Vasudev; US
RAMACHANDRAN, Aswin; US
LU, Chin Seng; MY
RAJESH, Moorthy; US
CREWS, Darren, S.; US
Agent:
JALALI, Laleh; US
Priority Data:
15/721,77230.09.2017US
Title (EN) MECHANISM TO ENTER OR EXIT RETENTION LEVEL VOLTAGE WHILE A SYSTEM-ON-A-CHIP IS IN LOW POWER MODE
(FR) MÉCANISME D'ENTRÉE OU DE SORTIE DE TENSION DE NIVEAU DE RÉTENTION PENDANT QU'UN SYSTÈME SUR PUCE EST EN MODE FAIBLE CONSOMMATION D'ÉNERGIE
Abstract:
(EN) A computing device, system and method. The computing device includes a memory storing instructions, and a processing circuitry coupled to the memory. The processing circuitry is configured to execute the instructions to process a first control signal and a second control signal from respective first and second control pins of a computing platform. The processing circuitry is further to transition the computing platform, based on a combination of the first control signal and the second control signal and using at least one voltage pin on the platform, between a low power state and a retention power state without transitioning to an operational power state in between.
(FR) La présente invention concerne un dispositif informatique, un système et un procédé. Le dispositif informatique comprend une mémoire stockant des instructions et un circuit de traitement couplé à la mémoire. Le circuit de traitement est configuré pour exécuter les instructions pour traiter un premier signal de commande et un second signal de commande à partir des première et seconde broches de commande respectives d'une plateforme informatique. Le circuit de traitement est en outre destiné à faire passer la plateforme informatique, sur la base d'une combinaison du premier signal de commande et du second signal de commande et à l'aide d'au moins une broche de tension sur la plateforme, entre un état de faible consommation d'énergie et un état de puissance de rétention sans passer à un état de puissance opérationnel entre eux.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)