Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019067980) COMPUTING MEMORY ARCHITECTURE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/067980 International Application No.: PCT/US2018/053544
Publication Date: 04.04.2019 International Filing Date: 28.09.2018
IPC:
G11C 13/00 (2006.01) ,G11C 5/12 (2006.01) ,G11C 7/12 (2006.01) ,G11C 11/02 (2006.01) ,G11C 11/34 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
13
Digital stores characterised by the use of storage elements not covered by groups G11C11/, G11C23/, or G11C25/173
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
5
Details of stores covered by group G11C11/63
12
Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
12
Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
02
using magnetic elements
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21
using electric elements
34
using semiconductor devices
Applicants:
CROSSBAR, INC. [US/US]; 3200 Patrick Henry Drive Suite 110 Santa Clara, California 95054, US
Inventors:
ASNAASHARI, Mehdi; US
NAZARIAN, Hagop; US
SUCUR, Christophe; US
DUBOIS, Sylvain; US
Agent:
CLAPPER, Matthew; US
TUROCY, Greg; US
Priority Data:
62/566,00129.09.2017US
Title (EN) COMPUTING MEMORY ARCHITECTURE
(FR) ARCHITECTURE DE MÉMOIRE INFORMATIQUE
Abstract:
(EN) Provided herein is a computing memory architecture. The non-volatile memory architecture can comprise a resistive random access memory array comprising multiple sets of bitlines and multiple wordlines, a first data interface for receiving data from an external device and for outputting data to the external device, and a second data interface for outputting data to the external device. The non-volatile memory architecture can also comprise programmable processing elements connected to respective sets of the multiple sets of bitlines of the resistive random access memory array, and connected to the data interface. The programmable processing elements are configured to receive stored data from the resistive random access memory array via the respective sets of bitlines or to receive external data from the external device via the data interface, and execute a logical or mathematical algorithm on the external data or the stored data and generate processed data.
(FR) L'invention concerne une architecture de mémoire informatique. L'architecture de mémoire non volatile peut comprendre un réseau de mémoire vive résistive comprenant de multiples ensembles de lignes de bits et de multiples lignes de mots, une première interface de données pour recevoir des données provenant d'un dispositif externe et pour délivrer en sortie des données au dispositif externe, et une seconde interface de données pour délivrer en sortie des données au dispositif externe. L'architecture de mémoire non volatile peut également comprendre des éléments de traitement programmables connectés à des ensembles respectifs des multiples ensembles de lignes de bits du réseau de mémoire vive résistive, et connectés à l'interface de données. Les éléments de traitement programmables sont configurés pour recevoir des données stockées provenant du réseau de mémoire vive résistive par l'intermédiaire des ensembles respectifs de lignes de bits ou pour recevoir des données externes provenant du dispositif externe par l'intermédiaire de l'interface de données, et exécuter un algorithme logique ou mathématique sur les données externes ou les données stockées et générer des données traitées.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)