Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019067929) MULTI-CRITERIA POWER MANAGEMENT SCHEME FOR POOLED ACCELERATOR ARCHITECTURES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/067929 International Application No.: PCT/US2018/053471
Publication Date: 04.04.2019 International Filing Date: 28.09.2018
IPC:
G06F 1/26 (2006.01) ,G06F 9/48 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
1
Details not covered by groups G06F3/-G06F13/82
26
Power supply means, e.g. regulation thereof
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
46
Multiprogramming arrangements
48
Programme initiating; Programme switching, e.g. by interrupt
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549, US
Inventors:
SUBRAMANIAN, Rasika; US
GUIM BERNAT, Francesc; ES
LARSEN, Steen; US
Agent:
JALALI, Laleh; US
Priority Data:
15/718,45128.09.2017US
Title (EN) MULTI-CRITERIA POWER MANAGEMENT SCHEME FOR POOLED ACCELERATOR ARCHITECTURES
(FR) SYSTÈME DE GESTION DE PUISSANCE À CRITÈRES MULTIPLES D'ARCHITECTURES D'ACCÉLÉRATEUR REGROUPÉES
Abstract:
(EN) A computing device, a method and a system to control power. The computing device is configured to be used as part of a network fabric including a plurality of nodes and a plurality of pooled accelerators coupled to the nodes. The computing device includes: a memory storing instructions; and processing circuitry configured to perform the instructions. The processing circuitry is to receive respective requests from respective ones of the plurality of nodes, the requests addressed to a plurality of corresponding accelerators, each of the respective requests including information on a kernel to be executed by a corresponding accelerator, on the corresponding accelerator, and on a performance target for execution of the kernel. The processing circuitry is further to, based on the information in said each of the respective requests, control a power supply to the corresponding accelerator.
(FR) L'invention concerne un dispositif informatique, un procédé et un système de commande de puissance. Le dispositif informatique est configuré pour être utilisé en tant que partie d'un tissu de réseau comprenant une pluralité de nœuds et une pluralité d'accélérateurs regroupés couplés aux nœuds. Le dispositif informatique comprend : une mémoire mémorisant des instructions ; et un circuit de traitement configuré pour exécuter les instructions. Le circuit de traitement est destiné à recevoir des demandes respectives provenant d'un nœud respectif de la pluralité de nœuds, les demandes étant adressées à une pluralité d'accélérateurs correspondants, chacune des demandes respectives comprenant des informations sur un noyau à exécuter par un accélérateur correspondant, sur l'accélérateur correspondant, et sur une cible de performance pour l'exécution du noyau. Le circuit de traitement est en outre configuré pour, en fonction des informations dans chacune desdites demandes respectives, commander une alimentation électrique de l'accélérateur correspondant.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)