Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019067352) INTEGRATION OF A PROGRAMMABLE DEVICE AND A PROCESSING SYSTEM IN AN INTEGRATED CIRCUIT PACKAGE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/067352 International Application No.: PCT/US2018/052413
Publication Date: 04.04.2019 International Filing Date: 24.09.2018
IPC:
G06F 15/78 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
15
Digital computers in general; Data processing equipment in general
76
Architectures of general purpose stored programme computers
78
comprising a single central processing unit
Applicants:
XILINX. INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124, US
Inventors:
LESEA, Austin H.; US
MOHAN, Sundararajarao; US
TRIMBERGER, Stephen M.; US
Agent:
HSU, Frederick; US
LIU, Justin; US
PARANDOOSH, David, A.; US
Priority Data:
15/719,28828.09.2017US
Title (EN) INTEGRATION OF A PROGRAMMABLE DEVICE AND A PROCESSING SYSTEM IN AN INTEGRATED CIRCUIT PACKAGE
(FR) INTÉGRATION D'UN DISPOSITIF PROGRAMMABLE ET D’UN SYSTÈME DE TRAITEMENT DANS UN BOÎTIER DE CIRCUIT INTÉGRÉ
Abstract:
(EN) An example integrated circuit (IC) package includes: a processing system (104) and a programmable IC (106) disposed on a substrate (1 18), the processing system coupled to the programmable IC through interconnect (1 12) of the substrate; the processing system including components (202...208) coupled to a ring interconnect (210), the components including a processor (202) and an interface controller (214). The programmable IC includes: an interface endpoint (218) coupled to the interface controller through the interconnect; and at least one peripheral (230) coupled to the interface endpoint and configured for communication with the ring interconnect of the processing system through the interconnect endpoint and the interface controller.
(FR) L’invention concerne un boîtier de circuit intégré (IC) donné à titre d'exemple, comprenant : un système de traitement (104) et un circuit intégré programmable (106) disposé sur un substrat (118), le système de traitement étant couplé au circuit intégré programmable par l'intermédiaire d'une interconnexion (112) du substrat ; le système de traitement comprend des composants (202…208) couplés à une interconnexion annulaire (210), les composants comprennent un processeur (202) et un contrôleur d'interface (214). Le circuit intégré programmable comprend : un point d'extrémité d'interface (218) couplé au contrôleur d'interface par l'intermédiaire de l'interconnexion ; et au moins un périphérique (230) couplé au point d'extrémité d'interface et configuré pour communiquer avec l'interconnexion annulaire du système de traitement par l'intermédiaire du point d'extrémité d'interconnexion et du contrôleur d'interface.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)