Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019067254) PREEMPTIVE CACHE WRITEBACK WITH TRANSACTION SUPPORT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/067254 International Application No.: PCT/US2018/051390
Publication Date: 04.04.2019 International Filing Date: 17.09.2018
IPC:
G06F 12/0811 (2016.01) ,G06F 12/0897 (2016.01)
[IPC code unknown for G06F 12/0811][IPC code unknown for G06F 12/0897]
Applicants:
ADVANCED MICRO DEVICES, INC. [US/US]; 2485 Augustine Drive Santa Clara, California 95054, US
Inventors:
KAPLAN, David A.; US
MEDNICK, Elliot H.; US
Agent:
SHEEHAN, Adam D.; US
Priority Data:
15/718,56428.09.2017US
Title (EN) PREEMPTIVE CACHE WRITEBACK WITH TRANSACTION SUPPORT
(FR) RÉÉCRITURE DE MÉMOIRE CACHE PRÉEMPTIVE AVEC SUPPORT DE TRANSACTION
Abstract:
(EN) A method of preemptive cache writeback includes transmitting, from a first cache controller (120) of a first cache (118) to a second cache controller (124) of a second cache (122), an unused bandwidth message representing an unused bandwidth between the first cache and the second cache during a first cycle. During a second cycle, a cache line containing dirty data is preemptively written back from the second cache to the first cache based on the unused bandwidth message. Further, the cache line in the second cache is written over in response to a cache miss to the second cache.
(FR) La présente invention concerne un procédé de réécriture de mémoire cache préemptive qui consiste à transmettre, à partir d'un premier contrôleur de mémoire cache (120) d'une première mémoire cache (118) et à destination d'un second contrôleur de mémoire cache (124) d'une seconde mémoire cache (122), un message de bande passante inutilisée représentant une bande passante inutilisée entre la première mémoire cache et la seconde mémoire cache pendant un premier cycle. Pendant un second cycle, une ligne de cache contenant des données sales est réécrite de manière préemptive depuis la seconde mémoire cache vers la première mémoire cache sur la base du message de bande passante inutilisée. En outre, la ligne de cache dans la seconde mémoire cache est écrasée en réponse à une absence de mémoire cache dans la seconde mémoire cache.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)