Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019066978) CONDUCTIVE VIA AND METAL LINE END FABRICATION AND STRUCTURES RESULTING THEREFROM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/066978 International Application No.: PCT/US2017/054641
Publication Date: 04.04.2019 International Filing Date: 30.09.2017
IPC:
H01L 21/768 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71
Manufacture of specific parts of devices defined in group H01L21/7086
768
Applying interconnections to be used for carrying current between separate components within a device
Applicants:
WALLACE, Charles H. [US/US]; US
PATEL, Reken [US/US]; US
PARK, Hyunsoo [KR/US]; US
HARAN, Mohit K. [IN/US]; US
BASU, Debashish [IN/US]; US
WARD, Curtis W. [US/US]; US
BRAIN, Ruth A. [US/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
WALLACE, Charles H.; US
PATEL, Reken; US
PARK, Hyunsoo; US
HARAN, Mohit K.; US
BASU, Debashish; US
WARD, Curtis W.; US
BRAIN, Ruth A.; US
Agent:
PUGH, Joseph A.; US
COFIELD, Michael A.; US
BLANK, Eric S.; US
ROJO, Estiven; US
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
SULLIVAN, Stephen G.; US
Priority Data:
Title (EN) CONDUCTIVE VIA AND METAL LINE END FABRICATION AND STRUCTURES RESULTING THEREFROM
(FR) TROU D'INTERCONNEXION CONDUCTEUR ET FABRICATION D'EXTRÉMITÉ DE LIGNE MÉTALLIQUE ET STRUCTURES RÉSULTANTES
Abstract:
(EN) Conductive via and metal line end fabrication is described. In an example, an interconnect structure includes a first inter-layer dielectric (ILD) on a hardmask layer, where the ILD includes a first ILD opening and a second ILD opening. The interconnect structure further includes an etch stop layer (ESL) on the ILD layer, where the ESL includes a first ESL opening aligned with the first ILD opening to form a first via opening, and where the ESL layer includes a second ESL opening aligned with the second ILD opening. The interconnect structure further includes a first via in the first via opening, a second ILD layer on the first ESL, and a metal line in the second ILD layer, where the metal line is in contact with the first via, and where the metal line includes a first metal opening, and where the metal line includes a second metal opening aligned with the second ILD opening and the ESL opening to form a second via opening. The interconnect structure further includes a metal line end in the first metal opening and further includes a second via in the metal line, where the second via is in the second via opening.
(FR) L'invention concerne un trou d'interconnexion conducteur et une fabrication d'extrémité de ligne métallique. Dans un exemple, une structure d'interconnexion comprend un premier diélectrique intercouche (ILD) sur une couche de masque dur, l'ILD comprenant une première ouverture ILD et une seconde ouverture ILD. La structure d'interconnexion comprend en outre une couche d'arrêt de gravure (ESL) sur la couche ILD, l'ESL comprenant une première ouverture d'ESL alignée avec la première ouverture ILD pour former une première ouverture d'interconnexion, et où la couche d'ESL comprend une seconde ouverture d'ESL alignée avec la seconde ouverture ILD. La structure d'interconnexion comprend en outre un premier trou d'interconnexion dans la première ouverture d'interconnexion, une seconde couche ILD sur la première ESL, et une ligne métallique dans la seconde couche ILD, la ligne métallique étant en contact avec le premier trou d'interconnexion, et la ligne métallique comprenant une première ouverture métallique, et la ligne métallique comprenant une seconde ouverture métallique alignée avec la seconde ouverture ILD et l'ouverture d'ESL pour former une seconde ouverture de trou d'interconnexion. La structure d'interconnexion comprend en outre une extrémité de ligne métallique dans la première ouverture métallique et comprend en outre un second trou d'interconnexion dans la ligne métallique, le second trou d'interconnexion étant dans la seconde ouverture de trou d'interconnexion.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)