Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019066886) TECHNIQUES FOR CONTROLLING PROCESSOR PERFORMANCE STATES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/066886 International Application No.: PCT/US2017/054236
Publication Date: 04.04.2019 International Filing Date: 29.09.2017
IPC:
G06F 9/30 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
KARHU, Abhinav; US
FENGER, Russell; US
DHANRAJ, Vijay; US
MASANAMUTHU CHINNATHURAI, Balaji; US
Agent:
BANNISTER, Trevor L.; US
Priority Data:
Title (EN) TECHNIQUES FOR CONTROLLING PROCESSOR PERFORMANCE STATES
(FR) TECHNIQUES DE COMMANDE D'ÉTATS DE PERFORMANCE DE PROCESSEUR
Abstract:
(EN) Techniques and apparatus for managing performance states of processing circuitry of a computing device are described. In one embodiment, for example, an apparatus may include at least one memory, at least one processing circuitry, and logic, at least a portion of comprised in hardware coupled to the at least one processing circuitry, to set a first performance state (P-state) of the at least one processing circuitry based on system utilization information, access a performance interface element comprising a plurality of performance metric hints, update the first P-state to a second P-state responsive to one of the plurality of performance metric hints being set by an operating system (OS) of the apparatus, and maintain the first P-state responsive to none of the plurality of performance metric hints being set by the operating system (OS). Other embodiments are described and claimed.
(FR) L'invention concerne des techniques et un appareil permettant de gérer les états de performance d'un circuit de traitement d'un dispositif informatique. Dans un mode de réalisation, par exemple, un appareil peut comprendre au moins une mémoire, au moins un circuit de traitement et une logique, au moins une partie de celle-ci étant incluse dans matériel couplé au(x) circuit(s) de traitement, afin de définir un premier état de performance (état P) du ou des circuits de traitement d’après les informations d'utilisation du système, d’accéder à un élément d'interface de performance comprenant une pluralité d'indices de mesure de performance, de mettre à jour le premier état P pour passer dans un second état P en réponse à une indication de la pluralité d’indications de mesure de performance définies par un système d'exploitation (OS) de l'appareil, et de conserver le premier état P en réponse à l’absence d'indication de la pluralité d’indications de mesure de performance définies par le système d'exploitation (OS). L'invention concerne également d'autres modes de réalisation.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)