Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019066815) SUBSTRATE WITH INTEGRATED RESISTIVE CIRCUIT ELEMENT AND METHOD OF PROVIDING SAME
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/066815 International Application No.: PCT/US2017/053793
Publication Date: 04.04.2019 International Filing Date: 27.09.2017
IPC:
H01L 23/13 (2006.01) ,H01L 23/00 (2006.01) ,H01L 25/07 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
12
Mountings, e.g. non-detachable insulating substrates
13
characterised by the shape
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03
all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04
the devices not having separate containers
07
the devices being of a type provided for in group H01L29/78
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054, US
Inventors:
STRONG, Veronica; US
ALEKSOV, Aleksandar; US
Agent:
MILLER, Dermot G.; US
Priority Data:
Title (EN) SUBSTRATE WITH INTEGRATED RESISTIVE CIRCUIT ELEMENT AND METHOD OF PROVIDING SAME
(FR) SUBSTRAT AVEC ÉLÉMENT DE CIRCUIT RÉSISTIF INTÉGRÉ ET SON PROCÉDÉ DE FOURNITURE
Abstract:
(EN) Techniques and mechanisms for providing an integrated resistive circuit element of a substrate which includes one or more organic dielectric layers. In an embodiment, the substrate includes dielectric layer portions, wherein conductors variously extend each in a respective one of the dielectric layer portions to a side region thereof. The resistive circuit element, integrated in or on the substrate, adjoins each of the dielectric layer portions. Seed layers are variously coupled each between a resistive material of the circuit element and a respective one of the conductors. An additional catalytic seed layer portion is disposed between the resistive material and at least one dielectric layer. In another embodiment, processing to form the resistive circuit element include an electroless deposition of the resistive material.
(FR) L'invention concerne des techniques et des mécanismes pour fournir un élément de circuit résistif intégré d'un substrat qui comprend une ou plusieurs couches diélectriques organiques. Dans un mode de réalisation, le substrat comprend des parties de couche diélectrique, des conducteurs s'étendant chacune de diverses manières dans une partie respectives des parties de couche diélectrique vers une région latérale de celles-ci. L'élément de circuit résistif, intégré dans ou sur le substrat, est contigu à chacune des parties de couche diélectrique. Des couches de germe sont couplées de diverses manières chacune entre un matériau résistif de l'élément de circuit et un conducteur respectif parmi les conducteurs. Une partie de couche de germe catalytique supplémentaire est disposée entre le matériau résistif et au moins une couche diélectrique. Dans un autre mode de réalisation, le traitement pour former l'élément de circuit résistif comprend un dépôt autocatalytique du matériau résistif.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)