Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019066802) ELECTRON BEAM PROBING FOR CHIP DEBUG AND FAULT ISOLATION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/066802 International Application No.: PCT/US2017/053704
Publication Date: 04.04.2019 International Filing Date: 27.09.2017
IPC:
G01R 31/305 (2006.01) ,H01J 37/26 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28
Testing of electronic circuits, e.g. by signal tracer
302
Contactless testing
305
using electron beams
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
J
ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
37
Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
26
Electron or ion microscopes; Electron- or ion-diffraction tubes
Applicants:
TONG, Xianghong [US/US]; US
MA, Zhiyong [US/US]; US
CHUANG, Wen-Hsien [US/US]; US
RYU, Hyuk Ju [KR/US]; US
WANG, Yunfei [CN/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
TONG, Xianghong; US
MA, Zhiyong; US
CHUANG, Wen-Hsien; US
RYU, Hyuk Ju; US
WANG, Yunfei; US
Agent:
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
COFIELD, Michael A.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
PUGH, Joseph A.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
SULLIVAN, Stephen G.; US
ROJO, Estiven; US
Priority Data:
Title (EN) ELECTRON BEAM PROBING FOR CHIP DEBUG AND FAULT ISOLATION
(FR) SONDAGE DE FAISCEAU D'ÉLECTRONS PERMETTANT UN DÉBOGAGE DE PUCE ET UNE ISOLATION DE DÉFAUT
Abstract:
(EN) Apparatuses and methodologies for electron beam probing for chip debug and fault isolation are described. In an example, a method of electron-beam signal image mapping (ESIM) includes, scanning an electron beam over an area on a chip containing an integrated circuit structure, toggling a gate electrode of the integrated circuit structure at a frequency, amplifying a secondary electron signal and sending the amplified secondary electron signal to a lock-in amplifier or spectrum analyzer tuned to the frequency, feeding an output of the lock-in amplifier or spectrum analyzer into a scan control unit that rasters over the area, and illuminating a portion of the integrated circuit structure with the electron beam to modulate the secondary electron signal.
(FR) L'invention concerne des appareils et des méthodologies de sondage de faisceau d'électrons permettant un débogage de puce et une isolation de défaut. Dans un exemple, un procédé de mappage d'image de signal de faisceau d'électrons (ESIM) consiste à balayer un faisceau d'électrons sur une zone sur une puce contenant une structure de circuit intégré, à basculer une électrode de grille de la structure de circuit intégré à une fréquence, à amplifier un signal d'électrons secondaires et à envoyer le signal d'électrons secondaires amplifié à un amplificateur de verrouillage ou à un analyseur de spectre accordé à la fréquence, à introduire une sortie de l'amplificateur de verrouillage ou de l'analyseur de spectre dans une unité de commande de balayage qui balaye la zone, et à éclairer une partie de la structure de circuit intégré avec le faisceau d'électrons afin de moduler le signal d'électrons secondaires.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)