Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019065139) WIRING CIRCUIT BOARD, METHOD FOR MANUFACTURING SAME, AND IMAGING DEVICE
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2019/065139 International Application No.: PCT/JP2018/032998
Publication Date: 04.04.2019 International Filing Date: 06.09.2018
IPC:
H05K 3/42 (2006.01) ,H05K 1/11 (2006.01) ,H05K 3/40 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
40
Forming printed elements for providing electric connections to or between printed circuits
42
Plated through-holes
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1
Printed circuits
02
Details
11
Printed elements for providing electric connections to or between printed circuits
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
40
Forming printed elements for providing electric connections to or between printed circuits
Applicants:
日東電工株式会社 NITTO DENKO CORPORATION [JP/JP]; 大阪府茨木市下穂積1丁目1番2号 1-2, Shimo-hozumi 1-chome, Ibaraki-shi, Osaka 5678680, JP
Inventors:
柴田 周作 SHIBATA, Shusaku; JP
高倉 隼人 TAKAKURA, Hayato; JP
伊藤 正樹 ITO, Masaki; JP
河邨 良広 KAWAMURA, Yoshihiro; JP
若木 秀一 WAKAKI, Shuichi; JP
Agent:
岡本 寛之 OKAMOTO, Hiroyuki; JP
宇田 新一 UDA, Shinichi; JP
Priority Data:
2017-19095129.09.2017JP
Title (EN) WIRING CIRCUIT BOARD, METHOD FOR MANUFACTURING SAME, AND IMAGING DEVICE
(FR) CARET DE CIRCUIT IMPRIMÉ, SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'IMAGERIE
(JA) 配線回路基板、その製造方法および撮像装置
Abstract:
(EN) This method for manufacturing a wiring circuit board is provided with: a first step for providing, on one surface of a metal plate in the thickness direction, an insulating layer having an opening passing therethrough in the thickness direction; a second step for providing a first barrier layer by means of plating on the one surface, exposed from the opening, of the metal plate in the thickness direction; a third step for providing a second barrier layer in a continuous shape on one side of the first barrier layer in the thickness direction and on the inner surface of the insulating layer facing the opening; a fourth step for providing a conductor layer so that the conductor layer contacts the second barrier layer; and a fifth step for removing the metal plate by etching.
(FR) La présente invention concerne un procédé de fabrication d'une carte de circuit imprimé qui comprend : une première étape consistant à disposer, sur une surface d'une plaque métallique dans le sens de l'épaisseur, une couche isolante ayant une ouverture qui la traverse dans le sens de l'épaisseur ; une deuxième étape consistant à disposer une première couche barrière au moyen d'un placage sur la première surface, exposée à partir de l'ouverture, de la plaque métallique dans le sens de l'épaisseur ; une troisième étape consistant à disposer une seconde couche barrière en forme continue sur un côté de la première couche barrière dans le sens de l'épaisseur et sur la surface interne de la couche isolante faisant face à l'ouverture ; une quatrième étape consistant à disposer une couche conductrice de telle sorte que la couche conductrice entre en contact avec la seconde couche barrière ; et une cinquième étape consistant à retirer la plaque métallique par gravure.
(JA) 配線回路基板の製造方法は、厚み方向を貫通する開口部を有する絶縁層を、金属板の厚み方向一方面に設ける第1工程と、第1バリア層を、開口部から露出する金属板の厚み方向一方面に、めっきにより設ける第2工程と、第2バリア層を、第1バリア層の厚み方向一方側、および、開口部に臨む絶縁層の内側面に連続状に設ける第3工程と、導体層を、第2バリア層に接触するように設ける第4工程と、金属板を、エッチングして除去する第5工程とを備える。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)