Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019064059) SWITCHING CIRCUIT FOR CHECKING AN ANALOG INPUT CIRCUIT OF AN A-D CONVERTER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/064059 International Application No.: PCT/IB2018/001083
Publication Date: 04.04.2019 International Filing Date: 21.09.2018
IPC:
H03M 1/10 (2006.01) ,H03M 1/12 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
10
Calibration or testing
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
1
Analogue/digital conversion; Digital/analogue conversion
12
Analogue/digital converters
Applicants:
WAGO VERWALTUNGSGESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG [DE/DE]; Hansastrasse 27 32423 Minden, DE
Inventors:
BÜLOW, Alexander; DE
VOSS, Christian; DE
Agent:
MÜLLER, Wolf-Christian; c/o WAGO Kontakttechnik GmbH & Co. KG Hansastrasse 27 32423 Minden, DE
Priority Data:
10 2017 009 088.229.09.2017DE
Title (EN) SWITCHING CIRCUIT FOR CHECKING AN ANALOG INPUT CIRCUIT OF AN A-D CONVERTER
(FR) CIRCUIT DE VÉRIFICATION D'UN CIRCUIT D'ENTRÉE ANALOGIQUE D'UN CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE
(DE) SCHALTKREIS ZUR ÜBERPRÜFUNG EINER ANALOGEN EINGANGSSCHALTUNG EINES A/D-WANDLERS
Abstract:
(EN) The invention relates to a switching circuit for checking an analog input circuit of an A-D converter. The switching circuit comprises the analog input circuit and a comparator circuit. The analog input circuit is designed to generate a first derived signal S1 and a second derived signal S2 from an analog input signal ES of the analog input circuit. The first derived signal S1 and the second derived signal S2 are input signals for the comparator circuit but only the first derived signal S1 is an input signal for the A-D converter. The comparator circuit is designed to check whether a deviation of the derived signals S1, S2 from each other lies within a tolerance range and to emit an output signal SA dependent on the check, which can be further evaluated.
(FR) La présente invention concerne un circuit de vérification d'un circuit d'entrée analogique d'un convertisseur analogique-numérique. Le circuit comprend le circuit d'entrée analogique et un circuit de comparaison. Le circuit d'entrée analogique est conçu pour générer, à partir d'un signal d'entrée SE analogique du circuit d'entrée analogique, un premier signal S1 dérivé et un deuxième signal S2 dérivé. Le premier signal S1 dérivé et le deuxième signal S2 dérivé sont des signaux d'entrée du circuit de comparaison, mais seul le premier signal S1 dérivé est un signal d'entrée du convertisseur analogique-numérique. Le circuit de comparaison est conçu pour vérifier si un écart des signaux S1, S2 dérivés l'un par rapport à l'autre est compris dans une plage de tolérance et pour émettre, en fonction de la vérification, un signal de sortie SA, lequel peut être évalué ultérieurement.
(DE) Gezeigt wird ein Schaltkreis zur Überprüfung einer analogen Eingangsschaltung eines A/D-Wandlers. Der Schaltkreis umfasst die analoge Eingangsschaltung und eine Vergleichsschaltung. Die analoge Eingangsschaltung ist eingerichtet, aus einem analogen Eingangssignal SE der analogen Eingangsschaltung ein erstes abgeleitetes Signal S1 und ein zweites abgeleitetes Signal S2 zu erzeugen. Das erste abgeleitete Signal S1 und das zweite abgeleitete Signal S2 sind Eingangssignale für die Vergleichsschaltung aber nur das erste abgeleitete Signal S1 ist ein Eingangssignal für den A/D-Wandler. Die Vergleichsschaltung ist eingerichtet, zu überprüfen, ob eine Abweichung der abgeleiteten Signale S1, S2 voneinander innerhalb eines Toleranzbereichs liegt und ein von der Überprüfung abhängiges Ausgangssignal SA auszugeben, das weiter auswertbar ist.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)