Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019062209) METHOD AND STRUCTURE FOR LAYOUT AND ROUTING OF PCB
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/062209 International Application No.: PCT/CN2018/090980
Publication Date: 04.04.2019 International Filing Date: 13.06.2018
IPC:
H05K 1/02 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1
Printed circuits
02
Details
Applicants:
郑州云海信息技术有限公司 ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY CO., LTD. [CN/CN]; 中国河南省郑州市 郑东新区心怡路278号基运投资大厦16层 16th Floor Jiyuntouzi Building No. 278 Xinyi Road, Zheng Dong New District Zhengzhou, Henan 450018, CN
Inventors:
李德恒 LI, Deheng; CN
Agent:
北京集佳知识产权代理有限公司 UNITALEN ATTORNEYS AT LAW; 中国北京市 朝阳区建国门外大街22号赛特广场7层 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave., Chao Yang District Beijing 100004, CN
Priority Data:
201710881052.826.09.2017CN
Title (EN) METHOD AND STRUCTURE FOR LAYOUT AND ROUTING OF PCB
(FR) PROCÉDÉ ET STRUCTURE DE DISPOSITION ET DE ROUTAGE DE PCB
(ZH) 一种PCB布局布线的方法和结构
Abstract:
(EN) Disclosed in the present invention are a method and a structure for layout and routing of a PCB. Said method comprises: laying, in a mixed manner, signal wirings, a power supply layer and a ground layer of a PCB; and on a reference layer of the signal wirings, by means of dividing a local region as a ground plane, providing the reference layer and a return path for the signal wirings. Said structure comprises: signal wirings, a power supply layer and a ground layer; on a reference layer of the signal wirings, by means of dividing a local region as a ground plane, providing the reference layer and a return path for the signal wirings. The present invention no longer follows a traditional method in which the signals and power supply are laid in a separated manner. In the present invention, the layout and routing of the signals, the power supply and the ground are in a mixed manner, thereby improving the design density of a board, the layout design region of the power supply, the ground and the signal wiring being reasonably planned, thereby being able to reduce the number of layers of the PCB, and saving cost.
(FR) La présente invention concerne un procédé et une structure de disposition et de routage d’une PCB. Ledit procédé consiste : à disposer, de manière mélangée, des câblages de signaux, une couche d’alimentation électrique et une couche de masse d’une PCB ; et sur une couche de référence des câblages de signaux, par division d’une zone locale servant de plan de masse, à réaliser la couche de référence et un chemin de retour pour les câblages de signaux. Ladite structure comprend : des câblages de signaux, une couche d’alimentation électrique et une couche de masse ; sur une couche de référence des câblages de signaux, par division d’une zone locale servant de plan de masse, à réaliser la couche de référence et un chemin de retour pour les câblages de signaux. La présente invention ne suit plus un procédé traditionnel selon lequel les signaux et l’alimentation électrique sont disposés de manière séparée. Selon la présente invention, la disposition et le routage des signaux, l’alimentation électrique et la masse sont disposés de manière mélangée, améliorant ainsi la densité de dessin d’une carte, la zone de dessin de disposition de l’alimentation électrique, la masse et le câblage de signaux étant planifiés raisonnablement, pouvant ainsi réduire le nombre de couches de la PCB, et économisant les coûts.
(ZH) 本发明公开了一种PCB布局布线的方法和结构,所述方法通过将PCB的信号走线、电源层面和地层面混合布局,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径。所述结构包括信号走线、电源层面和地层面,其中,在信号走线的参考层面,通过划分局部区域为地平面,为信号走线提供参考层面和回流路径。本发明不再遵从传统的信号和电源分开布局方式,信号电源和地混合布局布线,从而提高板卡设计密度,合理规划电源、地及信号线Layout设计区域,从而可以降低PCB层数,节省成本。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)