Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019061765) PIXEL COMPENSATION CIRCUIT, SCAN DRIVE CIRCUIT AND DISPLAY PANEL
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/061765 International Application No.: PCT/CN2017/112476
Publication Date: 04.04.2019 International Filing Date: 23.11.2017
IPC:
G09G 3/32 (2016.01)
G PHYSICS
09
EDUCATING; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
G
ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3
Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20
for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix
22
using controlled light sources
30
using electroluminescent panels
32
semiconductive, e.g. diodes
Applicants:
深圳市华星光电半导体显示技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区公明街道塘明大道9-2号 No. 9-2, Tangming Rd, Gongming Street Guangming New District Shenzhen City, Guangdong 518000, CN
Inventors:
刘国辉 LIU, Guohui; CN
Agent:
深圳市威世博知识产权代理事务所(普通合伙) CHINA WISPRO INTELLECTUAL PROPERTY LLP.; 中国广东省深圳市 南山区高新区粤兴三道8号中国地质大学产学研基地中地大楼A806 Room A806, Zhongdi Building China University of Geosciences Base No. 8 Yuexing 3rd Road, High-Tech Industrial Estate Nanshan District, Shenzhen, Guangdong 518057, CN
Priority Data:
201710905137.528.09.2017CN
Title (EN) PIXEL COMPENSATION CIRCUIT, SCAN DRIVE CIRCUIT AND DISPLAY PANEL
(FR) CIRCUIT DE COMPENSATION DE PIXEL, CIRCUIT DE PILOTAGE DE BALAYAGE ET ÉCRAN D'AFFICHAGE
(ZH) 像素补偿电路、扫描驱动电路及显示面板
Abstract:
(EN) A pixel compensation circuit, a scan driving circuit and a display panel, the compensation circuit comprising: a control end of a first switch (T1) is connected to a first scan signal (S1), a first end being connected to a reference voltage (Vref), and a second end being connected by means of a storage capacitor (C1) to a second end of a drive switch (T0) and an anode of a diode (D1), while a parasitic capacitor (C2) is connected in parallel with the diode (D1); control ends of a second switch (T2) and a third switch (T3) are connected to a second scan signal (S2), a first end of the second switch (T2) being connected to a data voltage (Vdata), and a second end being connected to a control end of the drive switch (T0) and the second end of the first switch (T1); a first end of the third switch (T3) is connected to a voltage end (VDD), and a second end is connected to a first end of the drive switch (T0) so as to eliminate the influence of a threshold voltage and improve panel display uniformity, brightness and light-emitting efficiency.
(FR) L'invention concerne un circuit de compensation de pixel, un circuit de pilotage de balayage et un écran d'affichage, et dans le circuit de compensation : une borne de commande d'un premier dispositif de commutation (T1) est connectée à un premier signal de balayage (S1), sa première borne étant connectée à une tension de référence (Vref) et sa deuxième borne étant connectée par l'intermédiaire d'un condensateur de stockage (C1) à une deuxième borne d'un dispositif de commutation d'attaque (T0) et à une anode d'une diode (D1), tandis qu'un condensateur parasite (C2) est connecté en parallèle avec la diode (D1) ; des bornes de commande d'un deuxième dispositif de commutation (T2) et d'un troisième dispositif de commutation (T3) sont connectées à un deuxième signal de balayage (S2), une première borne du deuxième dispositif de commutation (T2) étant connectée à une tension de données (Vdata), et sa deuxième borne étant connectée à une borne de commande du dispositif de commutation d'attaque (T0) et à la deuxième borne du premier dispositif de commutation (T1) ; une première borne du troisième dispositif de commutation (T3) est connectée à une borne de tension (VDD), et sa deuxième borne est connectée à une première borne du dispositif de commutation d'attaque (T0), de manière à éliminer l'influence d'une tension de seuil et à améliorer l'uniformité d'affichage, la luminosité et le rendement d'émission de lumière de l'écran.
(ZH) 一种像素补偿电路、扫描驱动电路及显示面板,补偿电路包括:第一开关(T1)的控制端接第一扫描信号(S1),第一端接参考电压(Vref),第二端经存储电容(C1)连驱动开关(T0)的第二端及二极管(D1)的阳极,寄生电容(C2)与二极管(D1)并联,第二开关(T2)及第三开关(T3)的控制端接第二扫描信号(S2),第二开关(T2)的第一端接数据电压(Vdata),第二端连驱动开关(T0)的控制端及第一开关(T1)的第二端,第三开关(T3)的第一端连电压端(VDD),第二端连驱动开关(T0)的第一端,以消除阈值电压的影响,进而提高面板显示均匀性、亮度及发光效率。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)