Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019061589) INTEGRATED CIRCUIT PIN, IN-CELL TOUCH SCREEN AND INTEGRATED CIRCUIT PIN PACKAGING METHOD
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/061589 International Application No.: PCT/CN2017/106834
Publication Date: 04.04.2019 International Filing Date: 19.10.2017
IPC:
H01L 23/50 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
50
for integrated circuit devices
Applicants:
武汉华星光电技术有限公司 WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国湖北省武汉市 东湖新技术开发区高新大道666号光谷生物创新园C5栋 Building C5, Biolake of Optics Valley No.666 Gaoxin Avenue, Wuhan East Lake High-tech Development Zone Wuhan, Hubei 430000, CN
Inventors:
曾霜华 ZENG, Shuanghua; CN
曹志浩 CAO, Zhihao; CN
Agent:
深圳汇智容达专利商标事务所(普通合伙) SHENZHEN RONDA PATENT AND TRADEMARK LAW OFFICE; 中国广东省深圳市 福田区深南中路求是大厦东座2709-2711 Unit 2709-2711 East Block, Qiushi Center Shennan Middle Road, Futian District Shenzhen, Guangdong 518040, CN
Priority Data:
201710909801.329.09.2017CN
Title (EN) INTEGRATED CIRCUIT PIN, IN-CELL TOUCH SCREEN AND INTEGRATED CIRCUIT PIN PACKAGING METHOD
(FR) BROCHE DE CIRCUIT INTÉGRÉ, ÉCRAN TACTILE IN-CELL ET PROCÉDÉ D'ENCAPSULATION DE BROCHE DE CIRCUIT INTÉGRÉ
(ZH) 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法
Abstract:
(EN) An integrated circuit pin comprises a glass substrate (1); a buffer layer (2) disposed on the glass substrate (1); a gate insulating layer (3) disposed on the buffer layer (2); a first metal layer (4) disposed on the gate insulating layer (3); a second metal layer (5) disposed on the first metal layer (4); a first insulating layer (6) disposed on the second metal layer (5); a second insulating layer (7) disposed on the first insulating layer (6); a bottom portion indium tin oxide (8) disposed on the second insulating layer (7) and extending downward along an inner wall of at least one through hole (M) penetrating the first insulating layer (6) and the second insulating layer (7) to connect to the second metal layer (5); and a top portion indium tin oxide (9) covering the bottom portion indium tin oxide (8). The invention also provides an in-cell touch panel (iTP), which can increase the thickness of conductive layer and enhance resistance to external interference and prevent a drop in reliability of iTP products.
(FR) La présente invention concerne une broche de circuit intégré comprenant un substrat de verre (1) ; une couche tampon (2) disposée sur le substrat de verre (1) ; une couche d'isolation de grille (3) disposée sur la couche tampon (2) ; une première couche métallique (4) disposée sur la couche d'isolation de grille (3) ; une seconde couche métallique (5) disposée sur la première couche métallique (4) ; une première couche isolante (6) disposée sur la seconde couche métallique (5) ; une seconde couche isolante (7) disposée sur la première couche isolante (6) ; une partie inférieure d'oxyde d'indium-étain (8) disposée sur la seconde couche isolante (7) et s'étendant vers le bas le long d'une paroi interne d'au moins un trou traversant (M) pénétrant dans la première couche isolante (6) et la seconde couche isolante (7) pour se connecter à la seconde couche métallique (5) ; et une partie supérieure d'oxyde d'indium-étain (9) recouvrant l'oxyde d'indium-étain (8) de partie inférieure. L'invention concerne également un panneau tactile in-cell (iTP), qui peut augmenter l'épaisseur de la couche conductrice et améliorer la résistance à l'interférence externe et empêcher une chute de fiabilité de produits iTP.
(ZH) 一种集成电路针脚,包括玻璃基板(1);设置于玻璃基板(1)上方的缓冲层(2);设置于缓冲层(2)上方的栅极绝缘层(3);设置于栅极绝缘层(3)上方的第一金属层(4);设置于第一金属层(4)上方的第二金属层(5);设置于第二金属层(5)上方的第一绝缘层(6);设置于第一绝缘层(6)上方的第二绝缘层(7);设置于第二绝缘层(7)上方的底部铟锡氧化物(8),底部铟锡氧化物(8)还沿至少一贯穿第一绝缘层(6)和第二绝缘层(7)的通孔(M)的内壁向下延伸并与第二金属层(5)连接;以及覆盖于底部铟锡氧化物(8)上方的顶部铟锡氧化物(9)。还提供一种内嵌式触摸屏。能够增加导电层的厚度,增强ITP产品的抗外力干扰性和跌落信赖性。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)