Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019061270) DATA CACHING DEVICE AND CONTROL METHOD THEREFOR, DATA PROCESSING CHIP, AND DATA PROCESSING SYSTEM
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/061270 International Application No.: PCT/CN2017/104323
Publication Date: 04.04.2019 International Filing Date: 29.09.2017
IPC:
G06F 13/14 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14
Handling requests for interconnection or transfer
Applicants:
深圳市大疆创新科技有限公司 SZ DJI TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 南山区高新区南区粤兴一道9号香港科大深圳产学研大楼6楼 6F, HKUST SZ IER Bldg., No.9 Yuexing 1st Rd Hi-Tech Park (South), Nanshan District Shenzhen, Guangdong 518057, CN
Inventors:
任子木 REN, Zimu; CN
韩彬 HAN, Bin; CN
Agent:
北京龙双利达知识产权代理有限公司 LONGSUN LEAD IP LTD.; 中国北京市 海淀区北清路68号院3号楼101 Rm. 101, Building 3 No.68 Beiqing Road, Haidian District Beijing 100094, CN
Priority Data:
Title (EN) DATA CACHING DEVICE AND CONTROL METHOD THEREFOR, DATA PROCESSING CHIP, AND DATA PROCESSING SYSTEM
(FR) DISPOSITIF DE MISE EN CACHE DE DONNÉES ET PROCÉDÉ DE COMMANDE ASSOCIE, PUCE DE TRAITEMENT DE DONNÉES ET SYSTÈME DE TRAITEMENT DE DONNÉES
(ZH) 数据缓存装置及控制方法、数据处理芯片、数据处理系统
Abstract:
(EN) A data caching device (18) and control method therefor, a data processing chip (17), and a data processing system (10). The data caching device (18) comprises: a first recording unit (181) for recording busy/ idle identifiers in multiple preset read identifiers; a cache unit (182) comprising a head pointer and a tail pointer for circularly accessing the cache unit (182), and a cache space defined by the head pointer and the tail pointer, each busy identifier corresponding to one cache subspace in the cache space; a control unit (183) for writing, according to a preset order, data bursts read from a memory (14) into cache subspaces corresponding to the busy identifiers, updating the first recording unit (181) when the last data block of the data bursts is written into the cache subspaces corresponding to the busy identifiers, and changing the busy identifiers into idle identifiers. By using a head pointer and a tail pointer and recording busy/idle states of read identifiers, the data caching device (18) implements recycling of the storage space of the cache unit (182), and can reduce on-chip cache resources occupied during data processing to some extent.
(FR) L'invention concerne un dispositif de mise en cache de données (18) et un procédé de commande associé, une puce de traitement de données (17) et un système de traitement de données (10). Le dispositif de mise en cache de données (18) comprend : une première unité d'enregistrement (181) permettant d'enregistrer des identifiants occupés/inactifs dans de multiples identifiants de lecture prédéfinis ; une unité de cache (182) comprenant un pointeur de tête et un pointeur de queue permettant d'accéder de manière circulaire à l'unité de cache (182), et un espace de cache défini par le pointeur de tête et le pointeur de queue, chaque identifiant occupé correspondant à un sous-espace de cache dans l'espace de cache ; une unité de commande (183) permettant d'écrire, selon un ordre prédéfini, des rafales de données lues à partir d'une mémoire (14) dans des sous-espaces de cache correspondant aux identifiants occupés, mettre à jour la première unité d'enregistrement (181) lorsque le dernier bloc de données des rafales de données est écrit dans les sous-espaces de cache correspondant aux identifiants occupés, et changer les identifiants occupés en identifiants inactifs. En utilisant un pointeur de tête et un pointeur de queue et en enregistrant des états occupés/inactifs d'identifiants de lecture, le dispositif de mise en cache de données (18) met en œuvre le recyclage de l'espace de stockage de l'unité de cache (182), et peut, dans une certaine mesure, réduire les ressources de cache sur puce occupées pendant un traitement de données.
(ZH) 一种数据缓存装置(18)及控制方法、数据处理芯片(17)、数据处理系统(10)。该数据缓存装置(18)包括第一记录单元(181),记录预设的多个读标识中的忙闲标识;缓存单元(182),包含用于对缓存单元(182)进行循环访问的头指针和尾指针,以及由头指针和尾指针限定的缓存空间,每个忙碌标识对应缓存空间中的一个缓存子空间;控制单元(183),按照预设的顺序将从内存(14)读取的数据突发写入忙碌标识对应的缓存子空间;当忙碌标识对应的缓存子空间写入数据突发的最后一个数据块时,更新第一记录单元(181),将忙碌标识更改为空闲标识。上述数据缓存装置(18)通过使用头指针和尾指针,以及记录读标识的忙闲状态,实现了对缓存单元(182)的存储空间的循环利用,可以一定程度上降低数据处理过程占用的片上缓存资源。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)