Processing

Please wait...

Settings

Settings

Goto Application

1. WO2019057052 - CAPACITOR ARRAY, SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERTER, AND CAPACITOR ARRAY BOARD

Publication Number WO/2019/057052
Publication Date 28.03.2019
International Application No. PCT/CN2018/106387
International Filing Date 19.09.2018
IPC
H03M 1/46 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
12Analogue/digital converters
34Analogue value compared with reference values
38sequentially only, e.g. successive approximation type
46with digital/analogue converter for supplying reference values to converter
CPC
H03M 1/46
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
12Analogue/digital converters
34Analogue value compared with reference values
38sequentially only, e.g. successive approximation type
46with digital/analogue converter for supplying reference values to converter
H03M 1/466
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
12Analogue/digital converters
34Analogue value compared with reference values
38sequentially only, e.g. successive approximation type
46with digital/analogue converter for supplying reference values to converter
466using switched capacitors
H03M 1/687
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
68with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
687Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
H03M 1/804
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
74Simultaneous conversion
80using weighted impedances
802using capacitors, e.g. neuron-mos transistors, charge coupled devices
804with charge redistribution
Applicants
  • 深圳锐越微技术有限公司 RADIAWAVE TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventors
  • 郭啸峰 GUO, Xiaofeng
  • 冯海刚 FENG, Haigang
  • 戴思特 DUSTER, Jon Sweat
  • 檀聿麟 TAN, Yulin
  • 张宁 ZHANG, Ning
Agents
  • 深圳市世纪恒程知识产权代理事务所 CENFO INTELLECTUAL PROPERTY AGENCY
Priority Data
201710862579.620.09.2017CN
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) CAPACITOR ARRAY, SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERTER, AND CAPACITOR ARRAY BOARD
(FR) RÉSEAU DE CONDENSATEURS, CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE À APPROXIMATIONS SUCCESSIVES, ET CARTE DE RÉSEAU DE CONDENSATEURS
(ZH) 电容阵列、逐次逼近型模数转换器以及电容阵列板
Abstract
(EN)
Disclosed by the present application are a capacitor array used for an analog-to-digital converter, a successive approximation analog-to-digital converter, and a capacitor array board. The capacitor array used for an analog-to-digital converter comprises a control logic generation circuit, a control code logic conversion circuit, and a first sub-capacitor array and second sub-capacitor array representing the higher and lower bits; in the technical solution of the present application, the capacitance settings of the second capacitor unit are equal, such that the second capacitor unit in the second capacitor array also correspondingly switches in sequence; therefore, regardless of which bit of the second binary code jumps, it does not cause a large number of second capacitor units switching at the same time, and thus does not cause a large conversion error. Further, the technical solution of the present application uses a setting means employing a segmented capacitor array, preventing the problem of a large number of parallel branches due to entirely using second sub-capacitor arrays.
(FR)
La présente invention porte sur un réseau de condensateurs servant à un convertisseur analogique-numérique, sur un convertisseur analogique-numérique à approximations successives, et sur une carte de réseau de condensateurs. Le réseau de condensateurs servant à un convertisseur analogique-numérique comprend un circuit de génération de logique de commande, un circuit de conversion de logique de code de commande, et un premier sous-réseau de condensateurs et un second sous-réseau de condensateurs représentant les bits supérieur et inférieur. Dans la solution technique de la présente invention, les réglages de capacité de la seconde unité de condensateur sont égaux, de telle sorte que la seconde unité de condensateur dans le second réseau de condensateurs commute également en séquence de manière correspondante. Par conséquent, quel que soit le bit des seconds sauts de code binaire, la commutation simultanée d'un grand nombre de secondes unités de condensateur est évitée, et une erreur de conversion importante est ainsi évitée. En outre, la solution technique de la présente invention fait appel à un moyen de réglage employant un réseau de condensateurs segmenté, ce qui permet d'éviter le problème d'un grand nombre de branches parallèles en raison de l'utilisation intégrale de seconds sous-réseaux de condensateurs.
(ZH)
本申请公开一种用于模数转换器的电容阵列、逐次逼近型模数转换器以及电容阵列板。所述用于模数转换器的电容阵列包括控制逻辑产生电路、控制码逻辑转换电路、用于组成高低不同段位的第一子电容阵列和第二子电容阵列;本申请技术方案通过设第二电容单元的电容量设置均相等,以使所述第二子电容阵列中的第二电容单元也依次对应进行切换;因此无论第二二进制码在哪一位进行跳变,都不会造成大量第二电容单元一同切换,从而不会引起大的转换误差。进一步地,本申请技术方案采用采用分段电容阵列的设置方式,避免了全部使用第二子电容阵列所造成并联分支数量较多的问题。
Also published as
Latest bibliographic data on file with the International Bureau