Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 31.10.2020 at 7:00 AM CET
Settings

Settings

Goto Application

1. WO2019052091 - PANELIZATION PROCESSING EDGE AND PANELIZATION METHOD

Publication Number WO/2019/052091
Publication Date 21.03.2019
International Application No. PCT/CN2017/120095
International Filing Date 29.12.2017
IPC
H05K 1/02 2006.01
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
H05K 1/14 2006.01
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
14Structural association of two or more printed circuits
CPC
H05K 1/02
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
H05K 1/14
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1Printed circuits
02Details
14Structural association of two or more printed circuits
Applicants
  • 广州兴森快捷电路科技有限公司 GUANGZHOU FASTPRINT CIRCUIT TECH CO., LTD. [CN]/[CN]
  • 深圳市兴森快捷电路科技股份有限公司 SHENZHEN FASTPRINT CIRCUIT TECH CO., LTD. [CN]/[CN]
  • 宜兴硅谷电子科技有限公司 YIXING SILICON VALLEY ELECTRONICS TECH CO., LTD. [CN]/[CN]
Inventors
  • 程柳军 CHENG, Liujun
  • 李艳国 LI, Yanguo
  • 陈蓓 CHEN, Bei
Agents
  • 广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE
Priority Data
201710828881.X14.09.2017CN
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) PANELIZATION PROCESSING EDGE AND PANELIZATION METHOD
(FR) BORD DE TRAITEMENT DE MISE EN PANNEAU ET PROCÉDÉ DE MISE EN PANNEAU
(ZH) 拼板工艺边及拼板方法
Abstract
(EN)
The invention discloses a panelization processing edge and a panelization method. A panelization processing edge (100) is disposed at the periphery of a pattern unit (200) of a circuit board, comprising at least two layers of overlapping processing edges (10). Copper balance points (11) are provided on each processing edge, and the residual copper ratio of each layer of the panel processing edges is the same as the residual copper ratio of a corresponding layer of the pattern unit. The panel of the panelization method comprises: a panelization processing edge, and a pattern unit and a test strip or a test module (300) provided within the panelization processing edge. The residual copper ratio of each layer of the panelization processing edge is the same as the residual copper ratio of a corresponding layer of the pattern unit. Therefore, the method ensures that the thickness of a dielectric layer between the panelization processing edge and the pattern unit is consistent after lamination and sealing, thereby improving consistency of the thickness of a panel. The method further ensures a more uniform distribution of current density between the panelization processing edge and the pattern unit during electroplating, so as to increase the accuracy of test results of a test strip or a test module comprised in the panelization processing edge, effectively indicating actual values related to the pattern unit.
(FR)
Cette invention concerne un bord de traitement de de mise en panneau et un procédé de mise en panneau. Un bord de traitement de mise en panneau (100) est disposé à la périphérie d'une unité de motif (200) d'une carte de circuit imprimé, comprenant au moins deux couches de bords de traitement se chevauchant (10). Des points d'équilibrage de cuivre (11) sont disposés sur chaque bord de traitement, et le rapport du cuivre résiduel de chaque couche des bords de traitement de mise en panneau est le même que le rapport du cuivre résiduel d'une couche correspondante de l'unité de motif. Le panneau du procédé de mise en panneau comprend : un bord de traitement de mise en panneau, et une unité de motif et une bandelette de test ou un module de test (300) disposé(e) à l'intérieur du bord de traitement de mise en panneau. Le rapport du cuivre résiduel de chaque couche du bord de traitement de mise en panneau est le même que le rapport du cuivre résiduel d'une couche correspondante de l'unité de motif. Par conséquent, le procédé garantit que l'épaisseur d'une couche diélectrique entre le bord de traitement de mise en panneau et l'unité de motif reste régulière après le laminage et le scellement, de sorte à améliorer la régularité de l'épaisseur d'un panneau. Le procédé assure en outre une distribution plus uniforme de la densité de courant entre le bord de traitement de mise en panneau et l'unité de motif pendant l'électrodéposition, de façon à augmenter la précision des résultats de test d'une bandelette de test ou d'un module de test compris dans le bord de traitement de mise en panneau, indiquant efficacement des valeurs réelles relatives à l'unité de motif.
(ZH)
一种拼板工艺边及拼板方法。拼板工艺边(100)设于电路板的图形单元(200)的外围,包括:至少两层层叠设置的工艺边(10),每层工艺边上设有平衡铜点(11),且每层工艺边的残铜率与相应层的图形单元的残铜率相同。拼板方法的拼板包括拼板工艺边以及置于拼板工艺边内的图形单元和测试条或测试模块(300)。由于拼板工艺边各层的残铜率与相应层的图形单元的残铜率一致,因此保证了层压填胶后的拼板工艺边与图形单元的介质层厚度的一致性,提高拼板的板厚一致性,同时可保证电镀时拼板工艺边与图形单元的电流密度分布更加均匀,提高设置于工艺边内的测试条或测试模块测试结果的准确性,有效代表图形单元的相关真实值。
Also published as
Latest bibliographic data on file with the International Bureau