Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019049899) ELECTRONIC CIRCUIT DEVICE AND METHOD FOR PRODUCING ELECTRONIC CIRCUIT DEVICE
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/049899 International Application No.: PCT/JP2018/032904
Publication Date: 14.03.2019 International Filing Date: 05.09.2018
IPC:
H01L 23/12 (2006.01) ,H05K 3/00 (2006.01) ,H05K 3/46 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
12
Mountings, e.g. non-detachable insulating substrates
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
46
Manufacturing multi-layer circuits
Applicants:
株式会社ライジングテクノロジーズ RISING TECHNOLOGIES CO., LTD. [JP/JP]; 神奈川県横浜市金沢区六浦南四丁目20番2-1009号 4-20-2-1009 Mutsuura-Minami, Kanazawa-ku, Yokohama-shi, Kanagawa 2360032, JP
Inventors:
明島 周三 AKEJIMA Shuzo; JP
Agent:
特許業務法人高橋・林アンドパートナーズ TAKAHASHI, HAYASHI AND PARTNER PATENT ATTORNEYS, INC.; 東京都大田区蒲田5-24-2 損保ジャパン日本興亜蒲田ビル9階 Sonpo Japan Nipponkoa Kamata Building 9F, 5-24-2 Kamata, Ota-ku, Tokyo 1440052, JP
Priority Data:
2017-17427511.09.2017JP
Title (EN) ELECTRONIC CIRCUIT DEVICE AND METHOD FOR PRODUCING ELECTRONIC CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT ÉLECTRONIQUE ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF DE CIRCUIT ÉLECTRONIQUE
(JA) 電子回路装置及び電子回路装置の製造方法
Abstract:
(EN) This electronic circuit device is characterized by comprising a wiring layer 13 that is composed of a plurality of metal wiring layers, a photosensitive resin layer 21 that is formed from a photosensitive resin on the wiring layer 13, and a first electronic circuit element 33 that is arranged within the photosensitive resin layer 21. With respect to this electronic circuit device, the photosensitive resin layer 21 is provided with a plurality of openings 41, from which parts of the wiring layer 13 are exposed. This electronic circuit device is also provided with: a rewiring layer 42 on the first electronic circuit element, which is composed of a plurality of metal wiring layers that are three dimensionally connected to the first electronic circuit element 33, while being three dimensionally connected to the parts of the wiring layer 13 through the plurality of openings; and a plurality of first external connection terminals 51 which are connected to the rewiring layer 42.
(FR) L'invention concerne un dispositif de circuit électronique caractérisé en ce qu'il comprend une couche de câblage 13 qui est composée d'une pluralité de couches de câblage métallique, une couche de résine photosensible 21 qui est formée à partir d'une résine photosensible sur la couche de câblage 13, et un premier élément de circuit électronique 33 qui est disposé à l'intérieur de la couche de résine photosensible 21. Par rapport à ce dispositif de circuit électronique, la couche de résine photosensible 21 comprend une pluralité d'ouvertures 41, à partir desquelles des parties de la couche de câblage 13 sont exposées. Ce dispositif de circuit électronique comprend également : une couche de recâblage 42 sur le premier élément de circuit électronique, qui est composée d'une pluralité de couches de câblage métallique qui sont connectées en trois dimensions au premier élément de circuit électronique 33, tout en étant en trois dimensions reliées aux parties de la couche de câblage 13 à travers la pluralité d'ouvertures ; et une pluralité de premières bornes de connexion externe 51 qui sont connectées à la couche de recâblage 42.
(JA) 本発明に係る電子回路装置は、複数層の金属配線層から構成される配線層13と、この配線層13上に形成された感光性樹脂からなる感光性樹脂層21と、この感光性樹脂層21中に配置された第1の電子回路素子33を有することを特徴とする。この電子回路装置においては、感光性樹脂層21に配線層13の一部を露出する複数の開口41が形成され、さらに、第1の電子回路素子33と3次元接続されるとともに、複数の開口を介して配線層13の一部と3次元接続された複数層の金属配線層から構成される第1の電子回路素子上の再配線層42と、再配線層42と接続された複数の第1の外部接続端子51とが形成される。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)