Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019049842) NEURAL NETWORK COMPUTATION CIRCUIT USING NON-VOLATILE SEMCONDUCTOR STORAGE ELEMENT
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/049842 International Application No.: PCT/JP2018/032676
Publication Date: 14.03.2019 International Filing Date: 03.09.2018
IPC:
G06N 3/063 (2006.01) ,G06G 7/60 (2006.01) ,G11C 11/54 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
N
COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3
Computer systems based on biological models
02
using neural network models
06
Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
063
using electronic means
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
G
ANALOGUE COMPUTERS
7
Devices in which the computing operation is performed by varying electric or magnetic quantities
48
Analogue computers for specific processes, systems, or devices, e.g. simulators
60
for living beings, e.g. their nervous systems
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
54
using elements simulating biological cells, e.g. neuron
Applicants:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP
Inventors:
持田 礼司 MOCHIDA, Reiji; --
河野 和幸 KOUNO, Kazuyuki; --
早田 百合子 HAYATA, Yuriko; --
小野 貴史 ONO, Takashi; --
中山 雅義 NAKAYAMA, Masayoshi; --
Agent:
新居 広守 NII, Hiromori; JP
寺谷 英作 TERATANI, Eisaku; JP
道坂 伸一 MICHISAKA, Shinichi; JP
Priority Data:
2017-17195207.09.2017JP
Title (EN) NEURAL NETWORK COMPUTATION CIRCUIT USING NON-VOLATILE SEMCONDUCTOR STORAGE ELEMENT
(FR) CIRCUIT DE CALCUL DE RÉSEAU NEURONAL UTILISANT UN ÉLÉMENT DE STOCKAGE DE SEMI-CONDUCTEUR NON VOLATIL
(JA) 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路
Abstract:
(EN) Provided is a neural network computation circuit capable of outputting output data according to the result of a multiply-accumulate operation performed on input data and connection weight coefficients, said circuit comprising a computation unit having: storage elements RP and transistors T0 connected in series between data lines BL0, SL0; storage elements RN and transistors T1 connected in series between data lines BL1, SL1; and word lines connected to the gates of the transistors T0, T1. Connection weight coefficients w0-wn are stored in the storage elements RP, RN, a word line selection circuit (30) sets word lines WL0-WLn to either the selected or non-selected state according to input data x0-xn, and an assessment circuit (50) assesses current values flowing through the BL0, BL1, whereby output data is outputted. A current application circuit (100) has a function of adjusting the current values flowing through the BL0, BL1 and adjusts the connection weight coefficients without overwriting the storage elements RP, RN.
(FR) L'invention concerne un circuit de calcul de réseau neuronal qui peut transmettre des données de sortie en fonction du résultat d'une opération de multiplication-accumulation effectuée sur des données d'entrée et des coefficients de pondération de connexion, ledit circuit comprenant une unité de calcul ayant : des éléments de stockage (RP) et des transistors (T0) raccordés en série entre des lignes de données (BL0, SL0) ; des éléments de stockage (RN) et des transistors (T1) raccordés en série entre des lignes de données (BL1, SL1) ; et des lignes de mots raccordées aux grilles des transistors (T0, T1). Des coefficients de pondération de connexion (w0 à wn) sont stockés dans les éléments de stockage (RP, RN), un circuit de sélection de ligne de mots (30) définit des lignes de mots (WL0 à WLn) soit à l'état sélectionné, soit à l'état non sélectionné en fonction de données d'entrée (x0 à xn) et un circuit d'évaluation (50) évalue des valeurs de courant circulant à travers les lignes BL0, BL1, ce qui permet la transmission de données de sortie. Un circuit d'application de courant (100) a une fonction de réglage des valeurs de courant circulant à travers les lignes BL0, BL1 et règle les coefficients de pondération de connexion sans écraser les éléments de stockage (RP, RN).
(JA) 入力データと結合重み係数との積和演算結果に応じて出力データを出力するニューラルネットワーク演算回路において、データ線BL0、SL0との間に記憶素子RPとトランジスタT0が直列接続され、データ線BL1、SL1との間に記憶素子RNとトランジスタT1が直列接続され、トランジスタT0、T1のゲートにワード線が接続される演算ユニットを備え、記憶素子RP、RNに結合重み係数w0~wnを格納し、ワード線選択回路(30)が、入力データx0~xnに応じてワード線WL0~WLnを選択状態あるいは非選択状態とし、判定回路(50)がBL0、BL1に流れる電流値を判定することで出力データを出力する。電流印加回路(100)はBL0、BL1に流れる電流値を調整する機能を持ち、記憶素子RP、RNを書き換えることなく結合重み係数を調整する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)