Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019049685) PIXEL-LEVEL BACKGROUND LIGHT SUBTRACTION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/049685 International Application No.: PCT/JP2018/031285
Publication Date: 14.03.2019 International Filing Date: 24.08.2018
IPC:
G01S 7/487 (2006.01) ,G01S 7/493 (2006.01)
G PHYSICS
01
MEASURING; TESTING
S
RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
7
Details of systems according to groups G01S13/, G01S15/, G01S17/127
48
of systems according to group G01S17/58
483
Details of pulse systems
486
Receivers
487
Extracting wanted echo signals
G PHYSICS
01
MEASURING; TESTING
S
RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
7
Details of systems according to groups G01S13/, G01S15/, G01S17/127
48
of systems according to group G01S17/58
491
Details of non-pulse systems
493
Extracting wanted echo signals
Applicants:
SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventors:
HANZAWA Katsuhiko; US
KANG Jinsuk; US
SEN Selcuk; US
Agent:
NISHIKAWA Takashi; JP
INAMOTO Yoshio; JP
Priority Data:
15/699,76808.09.2017US
Title (EN) PIXEL-LEVEL BACKGROUND LIGHT SUBTRACTION
(FR) SOUSTRACTION DE LUMIÈRE DE FOND AU NIVEAU DU PIXEL
Abstract:
(EN) A pixel circuit, a method for performing a pixel-level background light subtraction, and an imaging device are disclosed. The pixel circuit 300 includes an overflow gate transistor 304, a photodiode 302, and two taps 310, 312. Each tap of the two taps is configured to store a background signal that is integrated by the photodiode, subtract a background signal from a floating diffusion, store a combined signal that is integrated by the photodiode at the floating diffusion, and generate a demodulated signal based on a subtraction of the background signal from the floating diffusion and a storage of the combined signal that is integrated at the floating diffusion. Preferably, the pixel circuit 300 further includes a first common node 303, a second common node 305, a CMR transistor 306, and a common supply voltage 308. The overflow gate transistor 304 is connected to the photodiode 302 at the first common node 303 and resets the photodiode 302 globally independent of a normal readout path of the transfer gate. Since the first tap 310 and the second tap 312 share the photodiode 302, only a single overflow gate transistor is used in the pixel circuit 300. The photodiode 302 receives demodulated light 350 and background light 352. Over the course of various time periods, the photodiode 302 provides a charge based on the demodulated light 350 and the background light 352 to the two injection capacitors 326 and 344 and to the two floating diffusion capacitors 322 and 340 for storage and integration. In particular, the two injection capacitors 326 and 344 are used to store the charge from the photodiode 302, which is integrated from a background signal based on the background light 352, when the light source that emits a modulated light is turned off. During the subtraction of the background signal, the charge that is stored by the two injection capacitors 326 and 344 is injected into the corresponding two floating diffusion capacitors 322 and 340 through a serial circuit connection when the two injection switches 324 and 342 are turned on. By alternately turning ON and OFF the two floating diffusion transistors 323 and 341, the two floating diffusion nodes 325 and 343 integrate a combined signal at phases that are opposite to each other.
(FR) L'invention concerne un circuit de pixel, un procédé de réalisation d'une soustraction de lumière de fond au niveau du pixel, et un dispositif d'imagerie. Le circuit de pixel (300) comprend un transistor à gâchette de débordement (304), une photodiode (302) et deux prises (310, 312). Chaque prise des deux prises est conçue pour stocker un signal d'arrière-plan qui est intégré par la photodiode, soustraire un signal d'arrière-plan d'une diffusion flottante, stocker un signal combiné qui est intégré par la photodiode à la diffusion flottante, et produire un signal démodulé en se basant sur une soustraction du signal d'arrière-plan à partir de la diffusion flottante et d'un stockage du signal combiné qui est intégré à la diffusion flottante. Le circuit de pixel (300) comprend en outre de préférence un premier nœud commun (303), un deuxième nœud commun (305), un transistor CMR (306) et une tension d'alimentation commune (308). Le transistor à gâchette de débordement (304) est relié à la photodiode (302) au niveau du premier nœud commun (303) et réinitialise la photodiode (302) globalement indépendante d'un trajet de lecture normal de la gâchette de transfert. Comme la première prise (310) et la deuxième prise (312) partagent la photodiode (302), seul un transistor à gâchette de débordement unique est utilisé dans le circuit de pixel (300). La photodiode (302) reçoit une lumière démodulée (350) et une lumière d'arrière-plan (352). Au cours de différentes périodes, la photodiode (302) fournit une charge sur la base de la lumière démodulées (350) et de la lumière de fond (352) aux deux condensateurs d'injection (326 et 344) et aux deux condensateurs de diffusion flottants (322 et 340) pour le stockage et l'intégration. En particulier, les deux condensateurs d'injection (326 et 344) sont utilisés pour stocker la charge de la photodiode (302), qui est intégrée à partir d'un signal d'arrière-plan sur la base de la lumière de fond (352), lorsque la source de lumière qui émet une lumière modulée est éteinte. Durant la soustraction du signal d'arrière-plan, la charge qui est stockée par les deux condensateurs d'injection (326 et 344) est injectée dans les deux condensateurs de diffusion flottants correspondants (322 et 340) au travers d'une connexion en circuit série lorsque les deux commutateurs d'injection (324 et 342) sont fermés. En rendant alternativement les deux transistors de diffusion flottants (323 et 341) passants et bloqués, les deux nœuds de diffusion flottants (325 et 343) intègrent un signal combiné à des phases qui sont opposées l'une à l'autre.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)