Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019047356) PREPARATION METHOD FOR DIAMOND-BASED FIELD EFFECT TRANSISTOR AND FIELD EFFECT TRANSISTOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/047356 International Application No.: PCT/CN2017/109532
Publication Date: 14.03.2019 International Filing Date: 06.11.2017
IPC:
H01L 21/04 (2006.01) ,H01L 29/78 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
68
controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified, or switched
76
Unipolar devices
772
Field-effect transistors
78
with field effect produced by an insulated gate
Applicants:
中国电子科技集团公司第十三研究所 THE 13TH RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION [CN/CN]; 中国河北省石家庄 新华区合作路113号 NO.113 Cooperation Road, Xinhua District Shijiazhuang, Hebei 050051, CN
Inventors:
王晶晶 WANG, Jingjing; CN
冯志红 FENG, Zhihong; CN
蔚翠 WEI, Cui; CN
周闯杰 ZHOU, Chuangjie; CN
郭建超 GUO, Jianchao; CN
何泽召 HE, Zezhao; CN
刘庆彬 LIU, Qingbin; CN
高学栋 GAO, Xuedong; CN
Agent:
石家庄国为知识产权事务所 SHIJIAZHUANG GOWELL INTELLECTUAL PROPERTY LAW FIRM; 中国河北省石家庄 谈固南大街45号9层 9floor NO.45,Tangu South Street Shijiazhuang, Hebei 050051, CN
Priority Data:
201710792114.805.09.2017CN
Title (EN) PREPARATION METHOD FOR DIAMOND-BASED FIELD EFFECT TRANSISTOR AND FIELD EFFECT TRANSISTOR
(FR) PROCÉDÉ DE PRÉPARATION D'UN TRANSISTOR À EFFET DE CHAMP À BASE DE DIAMANT ET TRANSISTOR À EFFET DE CHAMP
(ZH) 金刚石基场效应晶体管的制备方法及场效应晶体管
Abstract:
(EN) Disclosed are a preparation method for a diamond-based field effect transistor and a field effect transistor, relating to the technical field of semi-conductors. Said method comprising: forming a conductive layer on the upper surface of a diamond layer; the diamond layer being a high-resistance layer; manufacturing an active region mesa on the diamond layer; manufacturing, on the conductive layer, a source electrode on a first region corresponding to a source electrode region, and manufacturing, on the conductive layer, a drain electrode on a second region corresponding to a drain electrode region; depositing, on the conductive layer, a photocatalyst dielectric layer on the upper surface of a third region corresponding to a source and gate region, and depositing, on the conductive layer, the photocatalyst dielectric layer on the upper surface of a fourth region corresponding to a gate and drain region; illuminating the photocatalyst dielectric layer; depositing, on the conductive layer, a gate dielectric layer on a fifth region corresponding to gate electrode region, manufacturing a gate electrode on the upper surface of the gate dielectric layer. The present invention can reduce the on-resistance of devices.
(FR) L'invention concerne un procédé de préparation d'un transistor à effet de champ à base de diamant et un transistor à effet de champ, se rapportant au domaine technique des semi-conducteurs. Ledit procédé consiste à : former une couche conductrice sur la surface supérieure d'une couche de diamant ; la couche de diamant étant une couche à résistance élevée ; fabriquer une mesa de région active sur la couche de diamant ; fabriquer, sur la couche conductrice, une électrode de source sur une première région correspondant à une région d'électrode de source, et fabriquer, sur la couche conductrice, une électrode de drain sur une deuxième région correspondant à une région d'électrode de drain ; déposer, sur la couche conductrice, une couche diélectrique de photocatalyseur sur la surface supérieure d'une troisième région correspondant à une région de source et de grille, et déposer, sur la couche conductrice, la couche diélectrique de photocatalyseur sur la surface supérieure d'une quatrième région correspondant à une région de grille et de drain ; éclairer la couche diélectrique de photocatalyseur ; déposer, sur la couche conductrice, une couche diélectrique de grille sur une cinquième région correspondant à une région d'électrode de grille, fabriquer une électrode de grille sur la surface supérieure de la couche diélectrique de grille. La présente invention peut réduire la résistance à l'état passant des dispositifs.
(ZH) 本发明公开了一种金刚石基场效应晶体管的制备方法及场效应晶体管,涉及半导体技术领域。该方法包括:在金刚石层的上表面形成导电层;其中,所述金刚石层为高阻层;在所述金刚石层上制作有源区台面;在所述导电层上与源电极区对应的第一区域制作源电极,在所述导电层上与漏电极区对应的第二区域制作漏电极;在所述导电层上与源栅区对应的第三区域的上表面淀积光催化剂介质层,在所述导电层上与栅漏区对应的第四区域的上表面淀积光催化剂介质层;光照所述光催化剂介质层;在所述导电层上与栅电极区对应的第五区域淀积栅介质层,在所述栅介质层的上表面制作栅电极。本发明能够降低器件的导通电阻。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)