Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019046727) PROVIDING FLEXIBLE MATRIX PROCESSORS FOR PERFORMING NEURAL NETWORK CONVOLUTION IN MATRIX-PROCESSOR-BASED DEVICES
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/046727 International Application No.: PCT/US2018/049105
Publication Date: 07.03.2019 International Filing Date: 31.08.2018
IPC:
G06N 3/04 (2006.01) ,G06N 3/063 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
N
COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3
Computer systems based on biological models
02
using neural network models
04
Architecture, e.g. interconnection topology
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
N
COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS
3
Computer systems based on biological models
02
using neural network models
06
Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
063
using electronic means
Applicants:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventors:
VERRILLI, Colin, Beaton; US
HEDDES, Mattheus, Cornelis Antonius Adrianus; US
VAIDHYANATHAN, Natarajan; US
BHATTACHARYA, Koustav; US
DREYER, Robert; US
Agent:
OWENS, Bruce, E., Jr.; US
Priority Data:
16/117,95230.08.2018US
62/552,90731.08.2017US
Title (EN) PROVIDING FLEXIBLE MATRIX PROCESSORS FOR PERFORMING NEURAL NETWORK CONVOLUTION IN MATRIX-PROCESSOR-BASED DEVICES
(FR) FOURNITURE DE PROCESSEURS MATRICIELS FLEXIBLES POUR RÉALISER UNE CONVOLUTION DE RÉSEAU NEURONAL DANS DES DISPOSITIFS A BASE DE PROCESSEUR MATRICIEL
Abstract:
(EN) Providing flexible matrix processors for performing neural network convolution in matrix-processor-based devices is disclosed. In this regard, a matrix-processor-based device provides a central processing unit (CPU) and a matrix processor. The matrix processor reorganizes a plurality of weight matrices and a plurality of input matrices into swizzled weight matrices and swizzled input matrices, respectively, that have regular dimensions natively supported by the matrix processor. The matrix-processor-based device then performs a convolution operation using the matrix processor to perform matrix multiplication/accumulation operations for the regular dimensions of the weight matrices and the input matrices, and further uses the CPU to execute instructions for handling the irregular dimensions of the weight matrices and the input matrices (e.g., by executing a series of nested loops, as a non-limiting example). The matrix-processor-based device thus provides efficient hardware acceleration by taking advantage of dimensional regularity, while maintaining the flexibility to handle different variations of convolution.
(FR) L'invention concerne la fourniture de processeurs matriciels flexibles pour réaliser une convolution de réseau neuronal dans des dispositifs à base de processeur matriciel. A cet égard, un dispositif à base de processeur matriciel comporte une unité centrale de traitement (CPU) et un processeur matriciel. Le processeur matriciel réorganise une pluralité de matrices de poids et une pluralité de matrices d'entrée en matrices de poids réagencées et en matrices d'entrée réagencées, respectivement, qui ont des dimensions régulières prises en charge de manière native par le processeur matriciel. Le dispositif basé sur un processeur matriciel effectue ensuite une opération de convolution à l'aide du processeur matriciel pour effectuer des opérations de multiplication/accumulation de matrices pour les dimensions régulières des matrices de poids et des matrices d'entrée, et il utilise en outre l'unité centrale de traitement pour exécuter des instructions visant à traiter les dimensions irrégulières des matrices de poids et des matrices d'entrée (par exemple, en exécutant une série de boucles imbriquées, pour ne citer là qu'un exemple non limitatif). Le dispositif à base de processeur matriciel procure ainsi une accélération matérielle efficace en tirant parti de la régularité dimensionnelle, tout en conservant la flexibilité nécessaire pour traiter différentes variations de convolution.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)