Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019046716) POINTER-SIZE CONTROLLED INSTRUCTION PROCESSING
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/046716 International Application No.: PCT/US2018/049089
Publication Date: 07.03.2019 International Filing Date: 31.08.2018
IPC:
G06F 9/30 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
Applicants:
MIPS TECH, LLC [US/US]; 3201 Scott Blvd. Santa Clara, CA 95054, US
Inventors:
ROBINSON, James, Hippisley; US
TAYLOR, Morgyn; US
Agent:
ADAMS, R., Dean; US
Priority Data:
62/552,84131.08.2017US
Title (EN) POINTER-SIZE CONTROLLED INSTRUCTION PROCESSING
(FR) TRAITEMENT D'INSTRUCTIONS COMMANDÉ PAR TAILLE DE POINTEUR
Abstract:
(EN) Instruction set architectures (ISAs) and apparatus and methods related thereto comprise a variable length instruction set that includes one or more pointer-size controlled memory access instructions of a smaller length (e.g. 16 bits) wherein the size of the data accessed by such an instruction is dynamically determined based on the size of the pointer. Specifically, when a pointer-size controlled memory access instruction is received at a decode unit, the decode unit outputs one or more control signals to cause an execution unit to perform a memory access of a first size (e.g. 32 bits) when the pointer size is the first size (e.g. 32 bits), and output one or more control signals to cause the execution unit to perform a memory access of a second size (e.g. 64 bits) when the pointer size is the second size (e.g. 64 bits).
(FR) Des architectures d'ensembles d'instructions (ISA), ainsi qu’un appareil et des procédés associés à celles-ci, comprennent un ensemble d'instructions de longueur variable comportant une ou plusieurs instructions d'accès mémoire commandées par taille de pointeur d'une longueur inférieure (par exemple, 16 bits), la taille des données accessibles par une telle instruction étant déterminée de manière dynamique d’après la taille du pointeur. En particulier, lorsqu'une instruction d'accès mémoire commandée par taille de pointeur est reçue dans une unité de décodage, l'unité de décodage génère un ou plusieurs signaux de commande pour amener une unité d'exécution à effectuer un accès mémoire d'une première taille (par exemple, 32 bits) lorsque la taille du pointeur est la première taille (par exemple, 32 bits) et génère un ou plusieurs signaux de commande pour amener l'unité d'exécution à effectuer un accès mémoire d'une seconde taille (par exemple, 64 bits) lorsque la taille du pointeur est la seconde taille (par exemple, 64 bits).
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)