Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019046399) METHODS OF PRODUCING SELF-ALIGNED VIAS
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/046399 International Application No.: PCT/US2018/048504
Publication Date: 07.03.2019 International Filing Date: 29.08.2018
IPC:
H01L 21/768 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71
Manufacture of specific parts of devices defined in group H01L21/7086
768
Applying interconnections to be used for carrying current between separate components within a device
Applicants:
MICROMATERIALS LLC [US/US]; 2711 Centerville Road, Suite 400 Wilmington, Delaware 19808, US
Inventors:
ZHANG, Ying; US
MALLICK, Abhijit Basu; US
LIN, Yung-Chen; US
ZHOU, Qingjun; US
REN, He; US
HWANG, Ho-yung; US
MITRA, Uday; US
Agent:
WRIGHT, Jonathan B.; US
Priority Data:
62/552,72331.08.2017US
Title (EN) METHODS OF PRODUCING SELF-ALIGNED VIAS
(FR) PROCÉDÉS DE PRODUCTION DE TROUS D'INTERCONNEXION AUTO-ALIGNÉS
Abstract:
(EN) Methods and apparatus to form fully self-aligned vias are described. A first metal film is formed in the recessed first conductive lines and on the first insulating layer of a substrate comprising alternating conductive lines and a first insulating layer. Pillars and a sheet are formed from the first metal film. Some of the pillars and a portion of the sheet are selectively removed and a second insulating layer is deposited around the remaining pillars and sheet. The remaining pillars and sheet are removed to form vias and a trench in the second insulating layer. A third insulating layer is deposited in the vias and trench and an overburden is formed on the second insulating layer. Portions of the overburden are selectively etched from the second insulating layer to expose the second insulating layer and the filled vias and leaving portions of the third insulating layer on the second insulating layer. The third insulating layer is selectively etched from some of the filled vias to form via openings to the first conductive line and a trench.
(FR) L'invention concerne des procédés et un appareil pour former des trous d'interconnexion entièrement auto-alignés. Un premier film métallique est formé dans les premières lignes conductrices évidées et sur la première couche isolante d'un substrat comprenant des lignes conductrices alternées et une première couche isolante. Des piliers et une feuille sont formés à partir du premier film métallique. Certains des piliers et une partie de la feuille sont sélectivement retirés et une seconde couche isolante est déposée autour des piliers restants et la feuille. Les piliers restants et la feuille sont retirés pour former des trous d'interconnexion et une tranchée dans la seconde couche isolante. Une troisième couche isolante est déposée dans les trous d'interconnexion et la tranchée et une couverture est formée sur la seconde couche isolante. Des parties de la couverture sont sélectivement gravées à partir de la seconde couche isolante pour exposer la seconde couche isolante et les trous d'interconnexion remplis et laissant des parties de la troisième couche isolante sur la seconde couche isolante. La troisième couche isolante est sélectivement gravée à partir de certains des trous d'interconnexion remplis pour former des ouvertures d'interconnexion vers la première ligne conductrice et une tranchée.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)