Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019046038) PRIORITIZED SECURITY
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/046038 International Application No.: PCT/US2018/047203
Publication Date: 07.03.2019 International Filing Date: 21.08.2018
IPC:
G06F 21/79 (2013.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
21
Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
70
Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
78
to assure secure storage of data
79
in semiconductor storage media, e.g. directly-addressable memories
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; 8000 So. Federal Way Boise, Idaho 83716-9632, US
Inventors:
JEAN, Sebastien Andre; US
Agent:
PERDOK, Monique M.; US
ARORA, Suneel; US
BEEKMAN, Marvin L.; US
BLACK, David W.; US
SCHEER, Bradley W.; US
Priority Data:
15/692,29931.08.2017US
Title (EN) PRIORITIZED SECURITY
(FR) SÉCURITÉ PRIORISÉE
Abstract:
(EN) Disclosed in some examples are systems, methods, memory devices, and machine readable mediums for a fast secure data destruction for NAND memory devices that renders data in a memory cell unreadable. Instead of going through all the erase phases, the memory device may remove sensitive data by performing only the pre-programming phase of the erase process. Thus, the NAND doesn't perform the second and third phases of the erase process. This is much faster and results in data that cannot be reconstructed. In some examples, because the erase pulse is not actually applied and because this is simply a programming operation, data may be rendered unreadable at a per-page level rather than a per-block level as in traditional erases.
(FR) L'invention concerne, selon certains exemples, des systèmes, des procédés, des dispositifs de mémoire et des supports lisibles par machine permettant une destruction de données sécurisée rapide pour des dispositifs de mémoire NON-ET, afin de rendre illisibles des données dans une cellule de mémoire. Au lieu de passer par toutes les phases d'effacement, le dispositif de mémoire peut éliminer des données sensibles en effectuant uniquement la phase de pré-programmation du processus d'effacement. Ainsi, le NON-ET n'effectue pas les deuxième et troisième phases du processus d'effacement. Ceci est beaucoup plus rapide et donne lieu à des données qui ne peuvent pas être reconstruites. Dans certains exemples, étant donné que l'impulsion d'effacement n'est pas réellement appliquée et parce qu'il s'agit simplement d'une opération de programmation, des données peuvent être rendues illisibles au niveau de chaque page plutôt qu'au niveau de chaque bloc comme dans les effacements classiques.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)