Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019045981) METHODS AND APPARATUS FOR PROGRAMMING MEMORY
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/045981 International Application No.: PCT/US2018/045889
Publication Date: 07.03.2019 International Filing Date: 09.08.2018
IPC:
G11C 16/30 (2006.01) ,G11C 16/10 (2006.01) ,G11C 16/34 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
30
Power supply circuits
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
10
Programming or data input circuits
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
34
Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way MS 525 Boise, Idaho 83716, US
Inventors:
GUO, Xiaojiang; US
AN, Guanglei; US
TANG, Qiang; US
Agent:
LEFFERT, Thomas W.; US
PETERSON, Mark A.; US
Priority Data:
15/693,13331.08.2017US
Title (EN) METHODS AND APPARATUS FOR PROGRAMMING MEMORY
(FR) PROCÉDÉS ET APPAREIL POUR PROGRAMMER UNE MÉMOIRE
Abstract:
(EN) Methods of operating a memory include determining a target voltage level for an access line voltage, determining a target overdrive voltage level for gating the access line voltage to an access line coupled to a plurality of memory cells, generating a voltage level for the access line voltage in response to its target voltage level and generating a voltage level for gating the access line voltage to the access line in response to the target overdrive voltage level, and applying the access line voltage to the access line while applying the voltage level for gating the access line voltage to a control gate of a string driver connected to the access line. Apparatus include a voltage regulator having variable resistance paths between a voltage signal node and an output node, and between the voltage signal node and an input of a comparator of the voltage regulator.
(FR) L'invention concerne des procédés de fonctionnement d'une mémoire qui consistent à : déterminer un niveau de tension cible pour une tension de ligne d'accès, déterminer un niveau de tension de surmultiplication cible pour déclencher la tension de ligne d'accès à une ligne d'accès couplée à une pluralité de cellules de mémoire, générer un niveau de tension pour la tension de ligne d'accès en réponse à son niveau de tension cible et générer un niveau de tension pour déclencher la tension de ligne d'accès à la ligne d'accès en réponse au niveau de tension de surmultiplication cible, et appliquer la tension de ligne d'accès à la ligne d'accès tout en appliquant le niveau de tension pour déclencher la tension de ligne d'accès à une grille de commande d'une commande de chaîne connecté à la ligne d'accès. L'appareil comprend un régulateur de tension comportant des chemins de résistance variable entre un noeud de signal de tension et un noeud de sortie, et entre le noeud de signal de tension et une entrée d'un comparateur du régulateur de tension.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)