Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019045928) TECHNOLOGIES FOR MANAGING A LATENCY-EFFICIENT PIPELINE THROUGH A NETWORK INTERFACE CONTROLLER
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/045928 International Application No.: PCT/US2018/044363
Publication Date: 07.03.2019 International Filing Date: 30.07.2018
IPC:
H04L 12/933 (2013.01) ,H04L 12/935 (2013.01) ,H04L 12/861 (2013.01)
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
931
Switch fabric architecture
933
Switch core, e.g. crossbar, shared memory or shared medium
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
931
Switch fabric architecture
935
Switch interfaces, e.g. port details
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
12
Data switching networks
70
Packet switching systems
801
Flow control or congestion control
861
Packet buffering or queuing arrangements; Queue scheduling
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventors:
CHAYAT, Ronen A.; IL
DEBBAGE, Mark; US
Agent:
KELLETT, Glen M.; US
Priority Data:
15/859,39430.12.2017US
20174103063230.08.2017IN
62/584,40110.11.2017US
Title (EN) TECHNOLOGIES FOR MANAGING A LATENCY-EFFICIENT PIPELINE THROUGH A NETWORK INTERFACE CONTROLLER
(FR) TECHNOLOGIES DE GESTION D'UN PIPELINE À LATENCE EFFICACE PAR L'INTERMÉDIAIRE D'UN DISPOSITIF DE COMMANDE D'INTERFACE RÉSEAU
Abstract:
(EN) Technologies for processing network packets a compute device with a network interface controller (NIC) that includes a host interface, a packet processor, and a network interface. The host interface is configured to receive a transaction from the compute engine, wherein the transaction includes latency-sensitive data, determine a context of the latency-sensitive data, and verify the latency-sensitive data against one or more server policies as a function of the determined context. The packet processor is configured to identify a trust associated with the latency-sensitive data, determine whether to verify the latency-sensitive data against one or more network policies as a function of the identified trust, apply the one or more network policies, and encapsulate the latency-sensitive data into a network packet. The network interface is configured to transmit the network packet via an associated Ethernet port of the NIC. Other embodiments are described herein.
(FR) L'invention concernent des technologies permettant de traiter des paquets de réseau d'un dispositif informatique doté d'un dispositif de commande d'interface réseau (NIC) comprenant une interface hôte, un processeur de paquets et une interface réseau. L'interface hôte est configurée pour recevoir une transaction provenant du moteur de calcul, la transaction comprenant des données sensibles à la latence, déterminer un contexte des données sensibles à la latence, et vérifier les données sensibles à la latence par rapport à une ou plusieurs politiques de serveur en fonction du contexte déterminé. Le processeur de paquets est configuré pour identifier une confiance associée aux données sensibles à la latence, déterminer s'il faut vérifier les données sensibles à la latence par rapport à une ou plusieurs politiques de réseau en fonction de la confiance identifiée, appliquer la ou les politiques de réseau, et encapsuler les données sensibles à la latence dans un paquet de réseau. L'interface réseau est configurée pour transmettre le paquet de réseau par l'intermédiaire d'un port Ethernet associé au NIC. D'autres modes de réalisation sont décrits ici.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)