Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019045873) CREATING ARBITRARY PATTERNS ON A 2-D UNIFORM GRID VCSEL ARRAY
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/045873 International Application No.: PCT/US2018/040531
Publication Date: 07.03.2019 International Filing Date: 02.07.2018
IPC:
H01S 5/42 (2006.01) ,H01S 5/183 (2006.01) ,H01S 5/042 (2006.01) ,H01S 5/20 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
40
Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02-H01S5/30128
42
Arrays of surface emitting lasers
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
10
Construction or shape of the optical resonator
18
Surface-emitting lasers (SE-lasers)
183
having a vertical cavity (VCSE-lasers)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
04
Processes or apparatus for excitation, e.g. pumping
042
Electrical excitation
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
S
DEVICES USING STIMULATED EMISSION
5
Semiconductor lasers
20
Structure or shape of the semiconductor body to guide the optical wave
Applicants:
APPLE INC. [US/US]; One Apple Park Way Cupertino, California 95014, US
Inventors:
LIN, Chin Han; US
LI, Weiping; US
FAN, Xiaofeng; US
Agent:
KLIGLER, Daniel; IL
Priority Data:
15/844,66218.12.2017US
62/552,40631.08.2017US
Title (EN) CREATING ARBITRARY PATTERNS ON A 2-D UNIFORM GRID VCSEL ARRAY
(FR) CRÉATION DE MOTIFS ARBITRAIRES SUR UN RÉSEAU DE VCSEL À GRILLE UNIFORME BIDIMENSIONNELLE
Abstract:
(EN) An optoelectronic device includes a semiconductor substrate (10) and an array of optoelectronic cells (12), formed on the semiconductor substrate. The cells include first epitaxial layers defining a lower distributed Bragg-reflector (DBR) stack (20); second epitaxial layers formed over the lower DBR stack, defining a quantum well structure (22); third epitaxial layers, formed over the quantum well structure, defining an upper DBR stack (24); and electrodes (30) formed over the upper DBR stack, which are configurable to inject an excitation current into the quantum well structure of each optoelectronic cell. A first set of the optoelectronic cells are configured to emit laser radiation in response to the excitation current. In a second set of the optoelectronic cells (16), interleaved with the first set, at least one element of the optoelectronic cells, selected from among the epitaxial layers and the electrodes, is configured so that the optoelectronic cells in the second set do not emit the laser radiation.
(FR) L'invention concerne un dispositif optoélectronique comprenant un substrat semi-conducteur (10) et un réseau de cellules optoélectroniques (12), formées sur le substrat semi-conducteur. Les cellules comprennent des premières couches épitaxiales définissant un empilement de réflecteurs de Bragg distribués (DBR) inférieur (20) ; des secondes couches épitaxiales formées sur l'empilement DBR inférieur, définissant une structure de puits quantique (22) ; des troisièmes couches épitaxiales, formées sur la structure de puits quantique, définissant un empilement DBR supérieur (24) ; et des électrodes (30) formées sur l'empilement DBR supérieur, qui sont configurables pour injecter un courant d'excitation dans la structure de puits quantique de chaque cellule optoélectronique. Un premier ensemble de cellules optoélectroniques est configuré pour émettre un rayonnement laser en réponse au courant d'excitation. Dans un second ensemble de cellules optoélectroniques (16), entrelacées avec le premier ensemble, au moins un élément des cellules optoélectroniques, choisi parmi les couches épitaxiales et les électrodes, est configuré de telle sorte que les cellules optoélectroniques du second ensemble n'émettent pas le rayonnement laser.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)