Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019045806) PROGRAMMING OF DUMMY MEMORY CELL TO REDUCE CHARGE LOSS IN SELECT GATE TRANSISTOR
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/045806 International Application No.: PCT/US2018/033696
Publication Date: 07.03.2019 International Filing Date: 21.05.2018
IPC:
G11C 16/10 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
10
Programming or data input circuits
Applicants:
SANDISK TECHNOLOGIES LLC [US/US]; 6900 Dallas Parkway, Suite 325 Legacy Town Center Plano, Texas 75024, US
Inventors:
DIEP, Vinh; US
LU, Ching-Huang; US
DONG, Yingda; US
Agent:
MAGEN, Burt; US
Priority Data:
15/693,98201.09.2017US
Title (EN) PROGRAMMING OF DUMMY MEMORY CELL TO REDUCE CHARGE LOSS IN SELECT GATE TRANSISTOR
(FR) PROGRAMMATION DE CELLULE DE MÉMOIRE FACTICE POUR RÉDUIRE LA PERTE DE CHARGE DANS UN TRANSISTOR DE GRILLE DE SÉLECTION
Abstract:
(EN) A memory device and associated techniques for reducing charge loss in a select gate transistor. A dummy memory cell is weakly programmed using a hot electron injection type of disturb to reduce the movement of holes toward the adjacent select gate transistor in a common charge trapping layer. The weak programming can occur in a program loop, e.g., in a transition between a pre-charge phase and a program phase, or in an erase loop, just after the erase of dummy and data memory cells. The weak programming does not involve a time penalty since it is concurrent with other operations. The disturb can be provided by increasing the control gate voltage of the dummy memory cell and/or decreasing the control gate voltage of the select gate transistor.
(FR) L'invention concerne un dispositif de mémoire et des techniques associées permettant de réduire la perte de charge dans un transistor de grille de sélection. Une cellule de mémoire factice est faiblement programmée à l'aide d'un type d'injection d'électrons chauds de perturbation afin de réduire le mouvement de trous vers le transistor de grille de sélection adjacent dans une couche de piégeage de charge commune. La programmation faible peut se produire dans une boucle de programme, par exemple, dans une transition entre une phase de précharge et une phase de programme, ou dans une boucle d'effacement, juste après l'effacement de cellules de mémoire de données et factices. La programmation faible n'implique pas une pénalité de temps étant donné qu'elle est concomitante à d'autres opérations. La perturbation peut être fournie en augmentant la tension de grille de commande de la cellule de mémoire factice et/ou en diminuant la tension de grille de commande du transistor de grille de sélection.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)