Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019045792) COMMAND ADDRESS INPUT BUFFER BIAS CURRENT REDUCTION
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.: WO/2019/045792 International Application No.: PCT/US2018/028892
Publication Date: 07.03.2019 International Filing Date: 23.04.2018
IPC:
G11C 7/10 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
10
Input/output (I/O) data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Applicants:
MICRON TECHNOLOGY, INC [US/US]; 8000 South Federal Way Boise, Idaho 83707, US
Inventors:
HOWE, Gary; US
Agent:
MANWARE, Robert A.; US
FLETCHER, Michael G.; US
YODER, Patrick S.; US
POWELL, W. Allen; US
RARIDEN, John M.; US
SWANSON, Tait R.; US
BAKKER, Jila; US
SINCLAIR, JR., Steven J.; US
OSTERHAUS, Matthew G.; US
DOOLEY, Matthew C.; US
HENWOOD, Matthew C.; US
KANTOR, Andrew L.; US
WIMMER, Lance G.; US
BELLAH, Sean J.; US
THOMAS, Jim; US
CORLEY, David; US
Priority Data:
15/691,44730.08.2017US
Title (EN) COMMAND ADDRESS INPUT BUFFER BIAS CURRENT REDUCTION
(FR) RÉDUCTION DE COURANT DE POLARISATION DE TAMPON D'ENTRÉE D'ADRESSE DE COMMANDE
Abstract:
(EN) A memory device (10) may include one or more memory banks (12) that store data and one or more input buffers (50). The input buffers (50) may receive command address signals to access the one or more memory banks (12). The memory device (10) may operate in one of a first mode of operation or a second mode of operation. The one or more input buffers (50) may operate under a first bias current when the memory device (10) is in the first mode of operation or a second bias current when the memory device (10) is in the second mode of operation, and the first bias current may be greater than the second bias current.
(FR) L'invention concerne un dispositif de mémoire (10) pouvant comprendre une ou plusieurs banques de mémoire (12) qui stockent des données et un ou plusieurs tampons d'entrée (50). Les tampons d'entrée (50) peuvent recevoir des signaux d'adresse de commande pour accéder à une ou plusieurs banques de mémoire (12). Le dispositif de mémoire (10) peut fonctionner dans un premier mode de fonctionnement ou dans un second mode de fonctionnement. Un ou plusieurs tampons d'entrée (50) peuvent fonctionner sous un premier courant de polarisation lorsque le dispositif de mémoire (10) est dans le premier mode de fonctionnement ou un second courant de polarisation lorsque le dispositif de mémoire (10) est dans le second mode de fonctionnement, et le premier courant de polarisation peut être supérieur au second courant de polarisation.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)