Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2019044857) WIRING SUBSTRATE, COMPONENT MOUNTING WIRING SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING WIRING SUBSTRATE
Latest bibliographic data on file with the International BureauSubmit observation

Pub. No.: WO/2019/044857 International Application No.: PCT/JP2018/031835
Publication Date: 07.03.2019 International Filing Date: 28.08.2018
IPC:
H05K 3/18 (2006.01) ,H01L 23/12 (2006.01) ,H05K 1/18 (2006.01) ,H05K 3/46 (2006.01)
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
10
in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
18
using precipitation techniques to apply the conductive material
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
12
Mountings, e.g. non-detachable insulating substrates
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
1
Printed circuits
18
Printed circuits structurally associated with non-printed electric components
H ELECTRICITY
05
ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
K
PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3
Apparatus or processes for manufacturing printed circuits
46
Manufacturing multi-layer circuits
Applicants:
大日本印刷株式会社 DAI NIPPON PRINTING CO., LTD. [JP/JP]; 東京都新宿区市谷加賀町一丁目一番一号 1-1-1, Ichigaya Kagacho, Shinjuku-ku, Tokyo 1628001, JP
Inventors:
高橋 直大 TAKAHASHI Naohiro; JP
榊 真史 SAKAKI Masashi; JP
太田 啓吾 OHTA Keigo; JP
馬渡 宏 MAWATARI Hiroshi; JP
俵屋 誠治 TAWARAYA Seiji; JP
Agent:
特許業務法人高橋・林アンドパートナーズ TAKAHASHI, HAYASHI AND PARTNER PATENT ATTORNEYS, INC.; 東京都大田区蒲田5-24-2 損保ジャパン日本興亜蒲田ビル9階 Sonpo Japan Nipponkoa Kamata Building 9F, 5-24-2 Kamata, Ota-ku, Tokyo 1440052, JP
Priority Data:
2017-16401529.08.2017JP
2017-18655027.09.2017JP
Title (EN) WIRING SUBSTRATE, COMPONENT MOUNTING WIRING SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING WIRING SUBSTRATE
(FR) SUBSTRAT DE CÂBLAGE, SUBSTRAT DE CÂBLAGE DE MONTAGE DE COMPOSANT ET PROCÉDÉ DE FABRICATION D'UN SUBSTRAT DE CÂBLAGE
(JA) 配線基板、部品実装配線基板、半導体装置および配線基板の製造方法
Abstract:
(EN) According to an embodiment of the present disclosure, provided is a wiring substrate that includes: a substrate; an insulating layer on the substrate; a height adjustment unit provided within the insulating layer; a first electrically conductive part provided on the insulating layer; and a second electrically conductive part adjacent to the electrically conductive part, provided on the insulating layer and the height adjustment unit, wherein the height from the substrate top surface to the top surface of the first electrically conductive part and the height from the top surface of the substrate to the top surface of the second electrically conductive part approximately match. In the wiring substrate, the height adjustment unit can also be a dummy via part that is adjacent to a via part placed on a lower part wiring, and is provided within the insulating layer. Also, in the wiring substrate, the first electrically conductive part and the second electrically conductive part configure an Nth wiring layer among multi-layer wiring layers made by laminating first to Nth (where N is an integer of 2 or more) wiring layers in this order, and the height adjustment unit, at the lower part in the lamination direction of the second electrically conductive part, may be provided at least on a portion of the electrically conductive parts configuring the respective first to N–1th wiring layers.
(FR) Selon un mode de réalisation de la présente invention, un substrat de câblage comprend : un substrat ; une couche isolante sur le substrat ; une unité de réglage de hauteur disposée dans la couche isolante ; une première partie électro-conductrice située sur la couche isolante ; et une seconde partie électro-conductrice adjacente à la partie électro-conductrice, située sur la couche isolante et sur l'unité de réglage de hauteur, la hauteur de la surface supérieure du substrat à la surface supérieure de la première partie électro-conductrice, et la hauteur de la surface supérieure du substrat à la surface supérieure de la seconde partie électro-conductrice correspondant approximativement. Dans le substrat de câblage, l'unité de réglage de hauteur peut également être une partie de trou d'interconnexion factice qui est adjacente à une partie de trou d'interconnexion placée sur un câblage de partie inférieure, et est disposée dans la couche isolante. De plus, dans le substrat de câblage, les première et seconde parties électro-conductrices forment une N-ième couche de câblage parmi des couches de câblage multicouches fabriquées par stratification de première à N-ième (N étant un entier supérieur ou égal à 2) couches de câblage dans cet ordre, et l'unité de réglage de hauteur, au niveau de la partie inférieure dans la direction de stratification de la seconde partie électro-conductrice, peut être disposée au moins sur une portion des parties électro-conductrices formant les premières à N-1ièmes couches de câblage respectives.
(JA) 本開示の一実施形態によると,基板と,基板上の絶縁層と,絶縁層内に設けられた高さ調整部と,絶縁層上に設けられた第1導電部と,第1導電部と隣接し,絶縁層および高さ調整部上に設けられた第2導電部と,を含み,基板上面から第1導電部の上面までの高さと,基板の上面から第2導電部の上面までの高さが略一致している,配線基板が提供される。上記配線基板において,高さ調整部は,下部配線上に配置されたビア部に隣接し,絶縁層内に設けられたダミービア部であってもよい。また,上記配線基板において,第1導電部および第2導電部は,第1〜第N(Nは2以上の整数である。)配線層がこの順に積層されてなる多層配線層のうちの第N配線層を構成し,高さ調整部は,第2導電部の積層⽅向下⽅において,第1〜第N-1配線層のそれぞれを構成する導電部の少なくとも一部に設けられてもよい。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)